[发明专利]一种半导体器件的制造方法和半导体器件

说明书

本发明提供一种半导体器件的制造方法和半导体器件，根据本发明的半导体器件的制造方法和半导体器件，在耗尽型器件的形成过程中，通过形成介质岛作为掩膜进行自对准离子注入来形成沟道，通过控制注入能量和剂量，可以精确控制沟道区的深度以及掺杂浓度，实现高稳定性的夹断电压，这样可以节省进行阈值电压调整离子注入中需要使用的光刻版和进行光刻工艺提供离子注入掩膜的步骤，减少了工艺流程，降低了工艺成本；在耗尽型器件形成沟道的过程中，由于介质岛的存在阻挡了沟道离子的注入，介质岛下方的离子浓度低，使得半导体器件在开态下的击穿可靠性大大提高。

技术领域

本发明涉及半导体制造领域，具体而言涉及半导体器件的制造方法和半导体器件。

背景技术

金属-氧化物半导体场效应晶体管包括耗尽型晶体管和增强型晶体管两种，耗尽型晶体管；其中耗尽型晶体管在栅极与源极之间的电压差为零时，耗尽型能够开启工作，故耗尽型晶体管又可称为常开型晶体管。

随着多芯片封装技术越来越成熟，高可靠性、低成本的分立耗尽型垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件，符合当今功率器件制造的主流趋势。传统的分立耗尽型VDMOS器件，为了提升器件的夹断稳定性，通常是在常规增强型VDMOS制造流程基础上，新增一块阈值电压(Vt)注入版，来形成表面的耗尽沟道，但是这会带来成本增加，同时，器件在开态工作时，由于沟道表面附近离子浓度大，导致表面峰值电场过高，击穿稳定性变差。

为此，本发明提供一种半导体器件及其制造方法，用以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围，请以权利要求书的保护范围为准。

本发明提供了一种半导体器件的制造方法，至少包括：

提供半导体衬底，在所述半导体衬底的正面形成第一掺杂类型外延层；

在所述第一掺杂类型外延层上形成多个介质岛，所述介质岛包括第一介质岛和位于所述第一介质岛两侧的第二介质岛；

在所述第一掺杂类型外延层上形成栅极结构，所述栅极结构覆盖所述第一介质岛并露出所述第一掺杂类型外延层中拟形成第一掺杂类型源区的区域；

以所述栅极结构和所述第二介质岛为掩膜，执行第二掺杂类型深阱离子注入，在所述第一掺杂类型外延层中形成至少两个第二掺杂类型深阱区，执行深阱退火工艺，以使所述第二掺杂类型深阱区横向扩散形成位于所述第二介质岛下方并被所述栅极结构部分覆盖的第二掺杂类型深阱，其中所述第一介质岛与所述第二掺杂类型深阱不接触；

以所述第二介质岛为掩膜，执行第一掺杂类型沟道离子注入，在所述第一掺杂类型外延层中形成位于所述第二介质岛的两侧下方的第一掺杂类型沟道，所述第一掺杂类型沟道在所述第一掺杂类型外延层中的纵向深度小于所述第二掺杂类型深阱的深度，所述第一掺杂类型沟道在横向上至少延伸至所述第二掺杂类型深阱的边界；

以所述第二介质岛和所述栅极结构为掩膜，执行第一掺杂类型源区离子注入，以在所述第二掺杂类型深阱中形成所述第一掺杂类型源区；

其中，所述第一掺杂类型和所述第二掺杂类型相反。

示例性的，所述介质岛的厚度范围为所述介质岛的长度范围为2μm～5μm。

示例性的，在所述第一掺杂类型外延层上形成栅极结构的过程中还形成覆盖所述拟形成第一掺杂类型源区的区域的保护层，其中在所述第一掺杂类型外延层上形成栅极结构步骤包括：

形成覆盖所述第一掺杂类型外延层表面的栅介电层；

在所述栅介电层上沉积栅极材料；