[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，包括：提供半导体衬底，半导体衬底具有鳍部，鳍部具有在半导体衬底表面沿法线方向上层叠的若干层第一鳍部层，相邻两层第一鳍部层中还具有第二鳍部层；形成横跨鳍部的伪栅极结构，伪栅极结构包括伪栅极层；之后在伪栅极层侧壁形成第一侧墙；在第一侧墙两侧的鳍部内形成源漏凹槽；去除部分第二鳍部层，在相邻两层第一鳍部层之间形成第一鳍部凹槽；在第一鳍部凹槽内形成隔离层；之后去除第一侧墙，在源漏凹槽内形成源漏掺杂层；之后在半导体衬底上形成介质层；之后去除伪栅极层和伪栅极结构覆盖的第二鳍部层，在介质层内及相邻的第一鳍部层之间形成栅开口；在栅开口内形成栅极结构。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，现有技术形成的半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有鳍部，鳍部具有在半导体衬底表面沿法线方向上层叠的若干层第一鳍部层，相邻两层第一鳍部层中还具有第二鳍部层；形成横跨鳍部的伪栅极结构，伪栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面，所述伪栅极结构包括伪栅极层；形成伪栅极结构之后，在伪栅极层侧壁形成第一侧墙；在伪栅极结构和第一侧墙两侧的鳍部内形成源漏凹槽；去除源漏凹槽侧壁的部分第二鳍部层，在相邻两层第一鳍部层之间形成第一鳍部凹槽和第二修正鳍部层；在第一鳍部凹槽内形成隔离层，所述隔离层侧壁和第一侧墙侧壁齐平；形成隔离层后，去除第一侧墙；在去除第一侧墙之后，在源漏凹槽内形成源漏掺杂层；形成源漏掺杂层之后，在半导体衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；形成介质层后，去除伪栅极层和伪栅极结构覆盖的第二鳍部层，在所述介质层内及相邻的第一鳍部层之间形成栅开口；在所述栅开口内形成栅极结构，所述栅极结构包围第一鳍部层。

可选的，所述隔离层的形成步骤包括：在所述源漏凹槽和第一鳍部凹槽内形成初始隔离层；以所述第一侧墙和伪栅极结构为掩膜刻蚀所述初始隔离层直至暴露出源漏凹槽底部表面，形成所述隔离层。

可选的，所述初始隔离层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。

可选的，去除部分所述初始隔离层的工艺包括各向异性的干法刻蚀工艺或者各向异性的湿法刻蚀工艺。

可选的，所述初始隔离层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，形成所述鳍部的方法包括：在所述半导体衬底上形成鳍部材料膜，鳍部材料膜包括在半导体衬底表面法线方向上层叠的若干第一鳍部膜，相邻两层第一鳍部膜中还具有第二鳍部膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜以形成鳍部，且使第一鳍部膜形成第一鳍部层，使第二鳍部膜形成第二鳍部层。

可选的，所述第一鳍部层的材料和第二鳍部层的材料不同；所述第一鳍部层的材料为单晶硅或单晶锗硅；所述第二鳍部层的材料为单晶锗硅或单晶硅。