[发明专利]集成电路芯片装置及相关产品

权利要求书

1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；所述主处理电路与所述多个基础处理电路物理连接；所述主处理电路包括：数据类型运算电路；所述数据类型运算电路，用于执行浮点类型数据与定点类型数据之间的转换；

所述多个基础处理电路呈阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路连接第1行的n个基础处理电路、第m行的n个基础处理电路以及第1列的m个基础处理电路；

所述主处理电路，用于获取输入数据块、权值数据块以及乘法指令，通过所述数据类型运算电路将所述输入数据块、所述权值数据块转换成定点类型的输入数据块、权值数据块，依据该乘法指令对定点类型的输入数据块划分成分发数据块，将定点类型的权值数据块划分成广播数据块；对所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块有选择的分发至和与所述主处理电路相连的基础处理电路中的至少一个基础处理电路，将所述广播数据块广播至和与所述主处理电路相连的基础处理电路；

所述多个基础处理电路，用于依据定点类型的广播数据块和定点类型的基本数据块以并行方式执行神经网络中的运算得到运算结果，并将该运算结果通过与所述主处理电路连接的基础处理电路传输给所述主处理电路；

所述主处理电路，用于将所述运算结果处理得到所述乘法指令的指令结果。

2.根据权利要求1所述的集成电路芯片装置，其特征在于，

所述多个基础处理电路，具体用于将所述广播数据块以及接收到的基本数据块以定点数据类型执行乘法运算得到定点数据类的乘积结果，将该乘积结果作为运算结果通过与所述主处理电路连接的基础处理电路传输给所述主处理电路；

所述主处理电路，用于通过所述数据类型运算电路将定点数据类的乘积结果转换成浮点类型的乘积结果，对该浮点类型的乘积结果执行累加运算得到累加结果，将累加结果进行排序得到所述指令结果。

3.根据权利要求1所述的集成电路芯片装置，其特征在于，

所述多个基础处理电路，具体用于将所述广播数据块以及接收到的基本数据块以定点数据类型执行内积运算得到定点数据类的内积结果，将该内积结果作为运算结果通过与所述主处理电路连接的基础处理电路传输给所述主处理电路；

所述主处理电路，用于通过所述数据类型运算电路将该内积结果转换成浮点类型的内积结果，将所述内积结果进行排序得到所述指令结果。

4.根据权利要求1-3任意一项所述的集成电路芯片装置，其特征在于，

所述主处理电路，具体用于将所述广播数据块通过一次广播至与所述主处理电路连接的基础处理电路。

5.根据权利要求1-3任意一项所述的集成电路芯片装置，其特征在于，

所述主处理电路，具体用于将所述广播数据块分成多个部分广播数据块，将所述多个部分广播数据块通过多次广播至与所述主处理电路连接的基础处理电路。

6.根据权利要求5所述的集成电路芯片装置，其特征在于，

所述基础处理电路，具体用于将所述部分广播数据块与所述基本数据块以定点数据类型执行一次内积处理后得到内积处理结果，将所述内积处理结果发送至所述主处理电路。

7.根据权利要求5所述的集成电路芯片装置，其特征在于，

所述基础处理电路，具体用于复用p次该部分广播数据块执行该部分广播数据块与p个基本数据块分别执行内积运算得到p个部分处理结果，将所述p个部分处理结果发送至主处理电路，所述p为大于等于2的整数。

8.根据权利要求1所述的集成电路芯片装置，其特征在于，

所述主处理电路包括：主寄存器或主片上缓存电路；

所述基础处理电路包括：基本寄存器或基本片上缓存电路。

9.根据权利要求8所述的集成电路芯片装置，其特征在于，

所述主处理电路包括：向量运算器电路、算数逻辑单元电路、累加器电路、矩阵转置电路、直接内存存取电路或数据重排电路中的一种或任意组合。