[发明专利]一种半导体器件的静电防护方法及半导体器件

说明书

本发明公开了一种半导体器件的静电防护方法及半导体器件，在衬底上形成P型阱区域，在所述P型阱中通过N+注入形成第一有源区，所述第一有源区引出形成源端；在所述P型阱区域中通过P+分段注入形成多个第二有源区，所述第二有源区引出形成体端。所述第二有源区位于所述第一有源区内，所述源端的引出在所述体端引出之后。采用本发明，减小体端引出电阻，增大源端引出电阻，从而抑制寄生NPN开启，半导体器件的ESD防护能力得到较大提升。

技术领域

本发明涉及电子器件技术领域，具体涉及一种半导体器件的静电防护方法及半导体器件。

背景技术

ESD(静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。以双扩散晶体管为例，在ESD防护触发后经常发生不均匀开启，导致触发后立即烧毁，因此其自防护能力较差。

如图1所示，为现有技术的双扩散晶体管的横截面示意图，图2为图1中双扩散晶体管的简易版图，示意了其俯视方向上的结构，用斜线填充的区域示意为漏端区域，用打点填充的区域示意为源端和体端区域。其源端和体端设计即图2的A位置，如图3所示，源端(N+注入有源区SN)包围着体端(P+注入有源区SP)，在发生雪崩击穿后体端电阻上的压降达到近0.7V会导致寄生NPN开启，最终使得双扩散晶体管发生回滞而损坏。

对于上述技术问题，现有技术往往通过拉大器件的总宽度来提高ESD防护能力。对于双扩散晶体管，则一般通过拉大双扩散晶体管的总宽度来提高ESD防护能力，但该技术方案极大地提高了成本。

发明内容

为了提供一种提高静电防护能力、降低静电防护成本的半导体器件的静电防护方法及半导体器件，用以解决现有技术存在的技术问题。

本发明的技术解决方案是，提供一种以下步骤的半导体器件的静电防护方法，包括以下步骤：

在衬底上形成P型阱区域，在所述P型阱中通过N+注入形成第一有源区，所述第一有源区引出形成源端；

在所述P型阱区域中通过P+分段注入，形成多个第二有源区，或者，在所述P型阱区域中通过P+宽窄交替注入，形成一个第二有源区；所述第二有源区引出形成体端；

所述第二有源区位于所述第一有源区内。

可选地，所述的第一有源区和第二有源区上均设有引出孔，所述源端的引出在所述体端引出之后。

可选地，通过P+分段注入形成多个第二有源区的方案中，每个第二有源区的两侧沿长度方向延伸。

可选地，在两个第二有源区之间区域进行N型阱注入形成N型阱区域，在所述N型阱区域没有P型阱注入和N+注入。

可选的，所述的半导体器件为双扩散晶体管或绝缘栅型双极型晶体管。

本发明的另一技术解决方案是，提供一种半导体器件，应用以上任意一种静电防护方法进行静电防护。

采用本发明的方法，与现有技术相比，具有以下优点：采用本发明，源端的引出在所述体端引出之后，以减小体端电阻，从而抑制寄生NPN开启，半导体器件的ESD防护能力得到较大提升；同时，由于所适用的半导体器件之漂移区较长，其本身的导通电阻较大，其源端引出变远对总电阻的影响很小。

附图说明

图1为现有技术的横向双扩散晶体管的结构示意图；

图2为现有技术横向双扩散晶体管的的俯视图；

图3为图2中A位置的放大图；

图4为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例一)；

图5为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例二)；