[发明专利]一种基于神经网络的存储模块、模组及数据处理方法

说明书

本发明提供一种基于神经网络的存储模块，由包括非易失性存储器的存储单元构成存储阵列，在存储阵列中，一方向上的存储器的一源漏极电连接第一电连线，另一方向上的存储器另一源漏极电连接第二电连线，第一电连线和所述第二电连线中的一个用于加载输入信号，输入信号可以用于表征神经网络中层的输入向量数值，由于非易失性存储器的存储特性，其存储数据即为存储器两源漏极之间的电导值，可以用于表征连接权重数值，那么，另一电连线上输出的输出信号即为进行矩阵运算后的数值。这样，通过该存储阵列可以完成神经网络中数据信号的处理、传输和存储，无需耗费数据存取时间，同时，可以有效地提高神经网络中矩阵运算规模和处理速度。

技术领域

本发明涉及神经网络集成电路设计领域，特别涉及一种基于神经网络的存储模块、模组及数据处理方法。

背景技术

神经网络(Neuron Network,NN)，是模仿动物神经网络行为特征，进行分布式并行信息处理的算法数学模型，这种算法模型广泛应用于语音识别、图像识别以及自动驾驶等人工智能领域。

在神经网络中，依靠系统的复杂程度，通过调整内部大量节点之间的相互连接关系，从而达到处理信息的目的。在神经网络算法处理过程中，包含了大量的矩阵运算，目前，主要通过CPU(中央处理器)和存储器来实现运算过程，CPU主要进行核心计算，每次运算中从存储器中存取数据，而大量、多次的数据存取大大增加了整个计算处理的时间。而其他并行计算的处理器设备也应用到了神经网络中，例如GPU(图像处理器)和TPU(张量处理器)，等，这些设备能够进行并行计算，但数据存取仍然耗费大量的处理时间。而随着神经网络功能的复杂化以及规模化，矩阵运算量也急剧扩大，对执行计算的硬件系统提出了更高的要求。

发明内容

有鉴于此，本发明的目的在于提供一种基于神经网络的存储模块、模组及数据处理方法，提高神经网络中矩阵运算规模和处理速度。

为实现上述目的，本发明有如下技术方案：

一种基于神经网络的存储模块，包括：

由多个存储单元构成的存储阵列，每个存储单元包括非易失性存储器；

在所述存储阵列中，第一方向上每一条非易失性存储器的第一源漏极电连接第一电连线，第二方向上每一条非易失性存储器的第二源漏极电连接第二电连线，第一方向或第二方向上每一条非易失性存储器的栅极电连接第三电连线；

所述第一电连线和所述第二电连线中的一个用于加载输入信号，另一个的用于输出输出信号，所述输入信号用于表征神经网络中层的输入向量数值，所述非易失性存储器的存储数据用于表征所述层到下一层的连接权重数值。

可选地，所述非易失性存储器包括忆阻器、相变存储器、铁电存储器、自旋磁矩耦合存储器、浮栅场效应管或SONOS场效应管。

可选地，所述存储单元还包括MOS器件，所述非易失性存储器的第一源漏极与所述MOS器件的第二源漏极电连接，所述MOS器件的第一源漏极电连接第一电连线，在第一方向或第二方向上每一条场效应晶体管的栅极电连接第四电连线。

可选地，所述存储单元还包括与所述非易失性存储器共用沟道的MOS器件，第一方向或第二方向上每一条MOS器件的栅极电连接第四电连线。

可选地，所述第一电连线用于加载前向传播中的输入信号，所述第二电连线用于输出所述前向传播中的输出信号；所述第二电连线用于加载反向传播中的输入信号，所述第一电连线用于输出所述反向传播中的输出信号。

一种数据处理方法，采用上述任一基于神经网络的存储模块进行数据处理，所述方法包括：

每个存储单元的非易失性存储器处于第一数据状态，在第一电连线上加载输入信号、在第三电连线上加载读取电压信号，在第二电连线输出第一输出数据，所述第一输出数据为前向传播的输出信号。

可选地，还包括：