[发明专利]半导体存储器件结构及其制作方法

说明书

本发明提供一种半导体存储器件结构及其制作方法，结构包括：半导体衬底、字线、位线接触点及位线，半导体衬底具有若干呈波浪型延伸的沟槽隔离结构，藉由沟槽隔离结构隔离出若干呈波浪型延伸的有源区；字线与有源区交叉，字线可包括实质字线及拟置字线，实质字线两侧缘的有源区中具有源区及漏区；位线接触点形成于漏区上；位线形成于位线接触点上，并与字线交叉。本发明形成波浪型的有源区及与有源区交叉的字线，拟置字线通入电压后，可以作为隔离沟槽，将有源区间隔成多个有源区单元。相比于传统的浅沟槽隔离结构，本发明的拟置字线可以大大缩小与所述拟置字线相邻的两根实质字线之间的间距。

技术领域

本发明属于集成电路制造技术领域，特别是涉及一种半导体存储器件结构及其制作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11；晶体管11的栅极与字线13相连、晶体管11的漏极/源极与位线12相连、晶体管11的源极/漏极与电容器10相连；字线13上的电压信号能够控制晶体管11的打开或关闭，进而通过位线12读取存储在电容器10中的数据信息，或者通过位线12将数据信息写入到电容器10中进行存储，如图1所示。

在阵列图案层级下需要在间距上界定三个特征：场上的两个字线及一接地栅极。通常来说，场上的接地栅极平行图案的最大密度需要确保可执行线性自对准接触蚀刻，以形成用于插塞传导存储及接触有源区域的空腔，常规的间距加倍在此情况下并不有效，因为关于每个经图案化的间距加倍特征不能界定用于字线对字线及接地栅极的正确间隙。更重要的是，常规的形成字线间的隔离沟槽需要在衬底中单独蚀刻隔离沟槽，并该隔离沟槽中填充绝缘材料，以防止字线的漏电，需要大大增加工艺成本，且不利于工艺效率的提高。

基于以上所述，提供一种可以进行间距加倍的等间距字线以及可有效降低隔离沟槽制作成本的半导体存储器件结构及其制作方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体存储器件结构及其制作方法，可以实现等间距字线的间距加倍以及可有效降低隔离沟槽制作成本的半导体存储器件结构及其制作方法。

为实现上述目的及其他相关目的，本发明提供一种半导体存储器件结构的制作方法，所述制作方法包括：1)提供一半导体衬底，于所述半导体衬底中形成若干呈波浪型延伸的沟槽隔离结构，藉由所述沟槽隔离结构于所述半导体衬底中隔离出若干呈波浪型延伸的有源区；2)于所述半导体衬底中形成字线，所述字线与所述有源区交叉，所述字线包括实质字线及拟置字线；3)于所述实质字线两侧缘的有源区中分别形成源区及漏区；4)于所述漏区上形成位线接触点；以及5)于所述位线接触点上形成位线，所述位线与所述字线交叉。

优选地，步骤2)中，所述拟置字线包括隔离字线，所述隔离字线通入电压以作为间隔所述有源区的短边隔离沟槽，所述隔离字线的两侧缘不具备位线接触点。

进一步地，每两根相邻的所述隔离字线于所述有源区中隔出一有源区单元，每个所述有源区单元与两根间隔排布的所述实质字线交叉，所述两根间隔排布的所述实质字线共用一个所述漏区；步骤1)中，所述沟槽隔离结构作为间隔所述有源区单元的长边隔离沟槽；步骤2)中，所述隔离字线作为间隔所述有源区单元的短边隔离沟槽。

优选地，呈波浪型延伸的所述有源区的任一波峰及任一波谷与所述隔离字线交叉。

优选地，步骤1)中，所述沟槽隔离结构等间距排布，从而使得呈波浪型延伸的有源区等间距排布。

优选地，所述字线等间距排布，所述位线等间距排布，且所述位线包括与所述字线垂直交叉的分布，用以实现减少位线长度，降低寄生电容。