[发明专利]一种用于静电保护PIN二极管及其制造方法

说明书

本发明涉及半导体制造领域，特别涉及一种用于静电保护PIN二极管及其制造方法。用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；其特征在于，所述砷化镓外延层为PIN结构，从下至上依次包括n⁺GaAs外延层、i^‑GaAs外延层和p⁺GaAs外延层；所述i^‑GaAs外延层生长为掺杂浓度为5×10¹⁶～5×10¹⁷原子每立方厘米、掺杂厚度为1000～3000埃米的n^‑GaAs外延层。本发明还提供一种用于静电保护PIN二极管的制造方法。本发明通过调节注入的掺杂浓度及掺杂厚度，可实现结电容可控，从而有效地抑制结电容对信号的干扰。

技术领域

本发明涉及半导体制造领域，特别涉及一种用于静电保护PIN二极管及其制造方法。

背景技术

静电在自然界时刻都存在，当芯片的外部环境或者芯片内部积累的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流或电压，就会损坏集成电路，使芯片功能失效。参见图1所示，通常，在集成电路中，往往采用并联PIN二极管结构作为静电保护结构。但是，PIN二极管的p⁺GaAs—i^-GaAs—n^-GaAs结构存在结电容，正常信号可从该电容流过，从而干扰信号的传输；而该结电容大小由i^-GaAs厚度决定，i^-GaAs厚度又由其设计BV(击穿电压)大小决定，因此当BV(击穿电压)决定后PIN结构的电容就基本固定无法调节。

发明内容

本发明的目的在于克服现有技术的不足，提出一种用于静电保护PIN二极管及其制造方法，通过将i^-GaAs外延层生长成掺杂浓度为5×10¹⁶～5×10¹⁷原子每立方厘米、掺杂厚度为1000～3000埃米的n^-GaAs外延层，使得BV(击穿电压)可以通过调节掺杂浓度和n^-GaAs的厚度来调整；进而实现结电容可控，有效地抑制结电容对信号的干扰。

本发明解决其技术问题所采用的技术方案是：

一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；所述砷化镓外延层为PIN结构，从下至上依次包括n⁺GaAs外延层、i^-GaAs外延层和p⁺GaAs外延层；所述i^-GaAs外延层生长为掺杂浓度为5×10¹⁶～5×10¹⁷原子每立方厘米、掺杂厚度为1000～3000埃米的n^-GaAs外延层。

优选的，所述砷化镓外延层采用金属有机化合物气相外延技术MOCVD在所述半导体衬底上生长。

优选的，所述半导体衬底为n型砷化镓衬底。

优选的，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。

一种用于静电保护PIN二极管的制造方法，包括以下步骤：

1)采用氢化物气相外延HVPE生长n型砷化镓衬底；

2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN结构，从下至上依次包括n⁺GaAs外延层、i^-GaAs外延层和p⁺GaAs外延层；所述i^-GaAs外延层生长为掺杂浓度为5×10¹⁶～5×10¹⁷原子每立方厘米、掺杂厚度为1000～3000埃米的n^-GaAs外延层；