[发明专利]一种减少设计面积的动态随机存储器单元及其制造方法

说明书

本发明提供了一种减少设计面积的动态随机存储器单元及其制造方法，应用于半导体存储装置制造领域，其中，每一所述动态随机存储器单元包括一晶体管、一电容器，所述晶体管的栅电极于字线电压的控制下导通位线与所述电容器之间的传送通道；每一对所述动态随机存储器单元通过以下步骤制备：于一半导体基板上形成水平方向扩张的面板；于所述面板两侧形成一所述晶体管的栅电极；于所述面板上方一预定位置形成与所述位线产生电连接的位线连接口；于所述栅电极的一侧形成所述电容器，所述电容器与所述传送通道产生电连接；有益效果：通过共用面板和位线连接口的方式减小动态随机存储器单元的设计面积。

技术领域

本发明涉及半导体制造领域，尤其涉及一种减少设计面积的动态随机存储器单元及其制造方法。

背景技术

一般来说，动态随机存储器是由复数个的动态随机存储器单元组成。此时，复数个的动态随机存储器单元各自由一个晶体管(CTR)与一个电容器组成。电容器可以存储电荷，晶体管(CTR)形成一个根据被附加在栅电极的电压而连接位线与电容器的传送通道(TCH)。

同时，随着动态随机存储器的高集积化，关于减少设计面积的动态随机存储器单元(DRAM Cell)的研究正在被进行。特别是在确保一定程度的单元晶体管传送通道长度的情况下，减少设计面积的技术正在积极地进行中。

具有单元晶体管的垂直型填充物是这些减少单元晶体管设计面积的技术之一。拥有垂直型填充物的单元晶体管可以在有限的设计面积下，也能体现出所需长度的传送通道。

但是，因为这种拥有垂直型填充物的单元晶体管中的每个动态随机存储器需要一个填充物，所以在减少动态随机存储器的设计面积时存在瓶颈。

发明内容

针对上述问题，本发明提供了一种减少设计面积的动态随机存储器单元的制造方法，应用于半导体存储装置制造领域，其中，每一所述动态随机存储器单元包括一晶体管、一电容器，所述晶体管的栅电极于字线电压的控制下导通位线与所述电容器之间的传送通道；每一对所述动态随机存储器单元通过以下步骤制备：

步骤S1，于一半导体基板上形成水平方向扩张的面板；

步骤S2，于所述面板两侧形成一所述晶体管的栅电极；

步骤S3，于所述面板上方一预定位置形成与所述位线产生电连接的位线连接口；

步骤S4，于所述栅电极的一侧形成所述电容器，所述电容器与所述传送通道产生电连接。

其中，所述步骤S1中形成所述面板的方法包括以下步骤：

步骤S11，于所述半导体基板表面依次淀积一第一氧化层和一第一绝缘层；

步骤S12，于所述第一绝缘层表面淀积一第一掩膜层，图案化所述第一掩膜层，于一预定位置形成工艺窗口；

步骤S13，通过所述第一掩膜层对所述第一绝缘层、所述第一氧化层和所述半导体基板进行刻蚀，停留于所述半导体基板中一预定深度，形成分离沟；

步骤S14，去除所述第一掩膜层，于所述第一绝缘层表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；

步骤S15，通过所述第二掩膜层对所述第一绝缘层、所述第一氧化层和所述半导体基板进行刻蚀，停留于所述半导体基板中一预定深度，形成所述面板；

其中，所述步骤S2中形成栅电极的方法包括以下步骤：

步骤S21，去除所述第二掩膜层，对所述半导体基板和所述面板表面进行离子注入，形成所述传送通道；

步骤S22，于所述半导体基板和所述面板表面形成一第二氧化层和一第一传导层；

步骤S23，对所述第一传导层进行刻蚀，形成所述栅电极；