[发明专利]金属氧化物半导体场效应晶体管及其制作方法

说明书

本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法。所述制作方法获得的金属氧化物半导体场效应晶体管包括衬底、在衬底表面的两端形成的浅沟道隔离结构、在衬底中间区域表面形成的栅介质层、在栅介质层两端形成的侧墙、在侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在轻掺杂漏极区域与浅沟道隔离结构之间的衬底表面形成的源漏区、在源漏区及浅沟道隔离结构上形成的第一介质层、在第一介质层上形成的第二介质层、第二介质层及侧墙围成的沟槽、形成于沟槽侧壁的功函数层、形成功函数层表面且填充于沟槽中的金属栅层，其中，沟槽包括位于侧墙之间的截面为矩形的部分及位于第二介质层中截面为倒梯形的部分。

【技术领域】

本发明涉及半导体制造工艺技术领域，特别地，涉及一种金属氧化物半导体场效应晶体管及其制作方法。

【背景技术】

集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOS晶体管)。自从MOS管被发明以来，其几何尺寸一直在不断缩小。在此情况下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。随着复合金属氧化物半导体结构(CMOS)制造工艺缩减到32nm以下级别，引入了High K Metal Gate技术，简称HKMG。

其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的较高的栅泄露电流。为此，现有技术已提出的解决方案是，采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。金属栅和高K介质的形成方法，主要可分为先栅极(gate first)和后栅极(gate last)。而近年来Gate last工艺方法的应用也在逐渐变为主流的方法。由于半导体器件尺寸的不断缩小，其gap fill(间隙填充)的工艺窗口也越来越小，发展到28nm以下，gap fill的工艺十分困难，导致栅极金属很难填充。填充能力不足时候，极有可能导致在金属栅中出现孔洞(void)，一方面这将可能导致器件栅电阻增高，另一方面还可能导致器件产生一些可靠性的问题。

【发明内容】

鉴于以上，本发明提供一种至少解决上述一个技术问题的金属氧化物半导体场效应晶体管及其制作方法。

一种金属氧化物半导体场效应晶体管的制作方法，其包括以下步骤：

提供衬底，在所述衬底表面的两端形成浅沟道隔离结构，在所述衬底中间区域及所述浅沟道隔离结构表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅；

对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域；

去除所述轻掺杂漏极区域及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙；

对所述轻掺杂漏极区域进行离子注入，从而在所述轻掺杂漏极区域邻近所述隔离结构的一端形成源漏区；

在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层；

去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化；

在所述第一多晶硅、所述第一介质层上形成第二多晶硅；

对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形；

在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化；