[发明专利]包括绝缘层的半导体器件及其形成方法

权利要求书

1.一种半导体器件，所述半导体器件包括：

衬底；

叠层结构，所述叠层结构具有交替堆叠在所述衬底上的绝缘层和栅电极；以及

柱，所述柱穿过所述叠层结构，

其中：

所述绝缘层包括多个下绝缘层、在所述下绝缘层上的多个中间绝缘层和在所述多个中间绝缘层上的多个上绝缘层；

所述多个下绝缘层的硬度低于所述多个中间绝缘层的硬度；以及

所述多个上绝缘层的硬度高于所述多个中间绝缘层的硬度。

2.根据权利要求1所述的半导体器件，其中：

所述多个下绝缘层的硬度比所述多个中间绝缘层的硬度低1％至15％；以及

所述多个上绝缘层的硬度比所述多个中间绝缘层的硬度高1％至15％。

3.根据权利要求1所述的半导体器件，其中，所述下绝缘层、所述中间绝缘层和所述上绝缘层中的每一个包括氧化硅。

4.根据权利要求1所述的半导体器件，其中，所述绝缘层进一步包括多个形状控制绝缘层，所述多个形状控制绝缘层插入在所述中间绝缘层的下组与所述中间绝缘层的上组之间、在所述多个中间绝缘层与所述多个下绝缘层之间或者在所述多个上绝缘层与所述多个中间绝缘层之间，

其中，所述多个形状控制绝缘层的硬度低于所述多个中间绝缘层的硬度。

5.根据权利要求4所述的半导体器件，其中，所述多个形状控制绝缘层的硬度低于所述多个下绝缘层的硬度。

6.根据权利要求4所述的半导体器件，其中，所述多个形状控制绝缘层的硬度比所述多个中间绝缘层的硬度低1％至15％。

7.根据权利要求4所述的半导体器件，其中：

所述柱在所述柱穿过所述多个中间绝缘层的区域中具有第一宽度，

所述柱在所述柱穿过所述形状控制绝缘层的区域中具有第二宽度，以及

所述第二宽度大于所述第一宽度。

8.根据权利要求4所述的半导体器件，其中，所述多个形状控制绝缘层占用所述半导体器件在所述叠层结构的高度的0.3倍至0.7倍的范围内的区域。

9.一种半导体器件，所述半导体器件包括：

在所述半导体器件的单元区域和连接区域中的衬底；

在所述单元区域中的叠层结构，所述叠层结构具有交替堆叠在所述衬底上的绝缘层和栅电极；以及

在所述连接区域中的绝缘夹层，所述绝缘夹层覆盖所述叠层结构延伸到所述连接区域中的部分；

单元柱，所述单元柱穿过所述单元区域中的所述叠层结构；以及

伪柱，所述伪柱穿过所述绝缘夹层和所述叠层结构延伸到所述连接区域中的所述部分，

其中：

所述绝缘层包括多个下绝缘层、在所述多个下绝缘层上的多个中间绝缘层和在所述多个中间绝缘层上的多个上绝缘层；

所述多个下绝缘层的硬度低于所述多个中间绝缘层的硬度；以及

所述多个上绝缘层的硬度高于所述多个中间绝缘层的硬度。

10.根据权利要求9所述的半导体器件，其中：

所述单元柱的上端具有第一宽度；

在与所述单元柱的上端具有所述第一宽度的水平级基本相同的水平级，所述伪柱具有第二宽度；以及

所述第一宽度小于所述第二宽度。

11.根据权利要求9所述的半导体器件，其中：

所述单元柱的下端具有第三宽度；

在与所述单元柱的下端具有所述第三宽度的水平级基本相同的水平级，所述伪柱具有第四宽度；以及

所述第三宽度大于所述第四宽度。