[发明专利]一种视频流转换方法

权利要求书

1.一种视频流转换方法，其特征在于：包括如下步骤：

步骤1：建立视频采集单元、视频处理单元和外部缓存单元，视频采集单元和外部缓存单元均连接视频处理单元；

步骤2：在视频处理单元中建立Cameralink接收处理模块、内部缓存模块、视频仲裁处理模块和标准格式视频流发送驱动模块；

步骤3：Cameralink接收处理模块连接视频采集单元，用于对来自视频采集单元输出的高速视频流串行数据进行串并转换，并按照Cameralink制式对高速视频流串行数据进行解析，生成高速视频流串行数据对应的每一帧图像的视频流信息，所述视频流信息包括行同步信号、场同步信号和视频数据；

步骤4：Cameralink接收处理模块以帧为单位将视频流信息传输给视频仲裁处理模块；视频仲裁处理模块并行执行视频流信息的读取和存储操作，并采用流水线方式实现对视频流信息的读取和存储，其步骤如下：

步骤S1：当视频仲裁处理模块需要向外部缓存单元存储一帧图像P1时，视频仲裁处理模块获取图像P1的视频流信息，并通过以下步骤将该视频流信息传送给外部缓存单元：

步骤A：将外部缓存单元的存储区分为两个存储区，这两个存储区对应的地址块为A地址块和B地址块，视频仲裁处理模块判断是否正在对A地址块进行读取操作：是，则选择B地址块进行存储，并执行步骤B；否，则选择A地址块进行存储，并执行步骤B；

步骤B：读取图像P1的场同步信号；

步骤C：视频仲裁处理模块等待并判断图像P1的场同步信号的上升沿是否有效：是，则执行步骤D；否，则执行步骤C；

步骤D：读取图像P1的一个行同步信号，视频仲裁处理模块等待并判断图像P1的行同步信号的上升沿是否有效：是，则执行步骤E；否，则执行步骤D；

步骤E：视频仲裁处理模块向内部缓存单元写入步骤D中所述的行同步信号对应的视频数据；

步骤F：步骤D中所述的行同步信号的地址累加，指向新的行同步信号，视频仲裁处理模块读取内部缓存单元中存储的视频数据，并将该视频数据存储到外部缓存单元中；

步骤G：视频仲裁处理模块根据步骤F中指向的行同步信号的地址判断是否达到一帧的行数：是，则执行步骤I；否，则执行步骤的D；

步骤I：更新外部缓存单元的地址块；

步骤S2：当视频仲裁处理模块需要从外部缓存单元读取一帧图像P2时，视频仲裁处理模块从外部缓存单元两个存储区中，按堆栈原则读取图像P2的视频流信息，其步骤如下：

步骤J：根据步骤A中将外部缓存单元的存储区分为的两个存储区，视频仲裁处理模块判断是否正在对A地址块进行写取操作：是，则选择B地址块进行读取，并执行步骤L；否，则选择A地址块进行读取，并执行步骤L；

步骤L：等待并判断是否开始读取图像P2的视频流信息：是，则执行步骤M；否，则执行步骤L；

步骤M：视频仲裁处理模块从外部缓存单元中读取图像P2的一个行同步信号对应的视频数据，并向内部缓存模块写该视频数据；

步骤N：步骤M中所述的行同步信号的地址累加，指向新的行同步信号，视频仲裁处理模块从内部缓存模块中读取步骤M中的视频数据，并通过标准格式视频流发送驱动模块输出该视频数据；

步骤O：视频仲裁处理模块根据步骤N中指向的行同步信号的地址判断是否到达一帧的行数：是，则执行步骤P；否，则执行步骤M；

步骤P：更新外部缓存单元的地址块。

2.如权利要求1所述的一种视频流转换方法，其特征在于:在执行步骤2时，所述Cameralink接收处理模块通过调用xilinx FPGA的Serdes原语对所述高速视频流串行数据进行串并转换。

3.如权利要求1所述的一种视频流转换方法，其特征在于:所述外部缓存单元为DDR3SDRAM存储器。

4.如权利要求1所述的一种视频流转换方法，其特征在于:所述视频仲裁处理模块采用xilinx提供的IP核来实现DDR3 SDRAM存储器的驱动。

5.如权利要求1所述的一种视频流转换方法，其特征在于:所述标准格式视频流发送驱动模块用于对DDR3缓存帧图像进行读取和分辨率转换，将非标准的视频流转换为通用的视频流标准格式，并发送给编码器芯片进行编码或发送给DSP进行处理。