[发明专利]在轨混合加载FPGA与CPU的方法

说明书

本发明提出一种在轨混合加载FPGA与CPU的方法，包括：生成SRAM型FPGA加载配置文件；将其与生成的CPU引导软件加入了同步字命令融合生成统一加载配置文件并存储在PROM中；当上电后反熔丝FPGA根据从PROM中读取文件加载SRAM型FPGA，当配置加载成功后，返回加载成功信号；顺序读取文件，当判别到统一加载配置文件中的同步字命令后，识别文件中的CPU引导软件，桥接至CPU，对CPU进行引导软件加载；所述CPU自主产生读取PROM的控制信号发送至反熔丝FPGA，并从PROM中读回CPU的加载数据，以完成对CPU进行再次加载。本发明节省了FLASH的使用空间与成本，提高了其抗辐照能力，提高了CPU配置加载数据的可靠性。

技术领域

本发明属于通信的领域，涉及一种在轨混合加载FPGA与CPU的 方法。

背景技术

空间电子产品中CPU是电子系统中非常重要的组成要素，在轨加载 CPU技术是一项不可避免的必经之路。随着当代电子产品的发展趋势，低 成本，高集成度，高可靠性，高灵活性成为了最终发展目标。

CPU掉电数据丢失，掉电后无法存储数据，故需要外挂存储设备储存 CPU代码。当上电后，通过控制芯片读取存储芯片的数据来加载进CPU 当中。以往的在轨加载CPU方案，较为普及的是将CPU引导软件放在高 等级flash的起始位置。依靠CPU上电后自主读取flash起始位置的4k数 据内容来一级加载CPU。由于应用背景为航空航天，对可靠性有着很高的 需求，故这种方案需耗费一片高等级flash。同时介于flash的抗辐照剂量， 又无法对flash中的数据进行可靠安全性处理。同时加载FPGA时所需配 置文件与加载CPU的引导软件分别存储在不同的器件上，造成空间与成 本的增加，降低使用率。

目前国内针对CPU与FPGA在轨混合加载方法，相关资料较少， 大多处于外挂flash，FPGA代码与CPU代码分别存储的方案阶段。

发明内容

发明所要解决的课题是现有的加载方法中，加载FPGA时所需配置 文件与加载CPU的引导软件分别存储在不同的器件上，造成空间与成本 的增加，降低使用率的问题。

用于解决课题的技术手段是，本发明提出一种在轨混合加载FPGA 与CPU的方法，包括如下步骤：

生成供PROM存储的SRAM型FPGA加载配置文件；

将生成的CPU引导软件加入了同步字命令得到CPU引导软件数据， 及与SRAM型FPGA的加载配置文件融合生成统一加载配置文件并存 储在PROM中；

当上电后反熔丝FPGA根据从PROM中读取的统一加载配置文件 加载SRAM型FPGA，当SRAM型FPGA配置加载成功后，返回加载 成功信号至反熔丝FPGA；所述反熔丝FPGA顺序读取统一加载配置文 件，当判别到统一加载配置文件中的同步字命令后，反熔丝FPGA识别文件中的CPU引导软件数据，且将从PROM中读取统一加载配置文件 桥接至CPU，对CPU进行引导软件加载；

所述CPU在执行完引导软件加载后，自主产生读取PROM的控制 信号发送至反熔丝FPGA，由反熔丝FPGA桥接该控制信号至PROM， 并从PROM中读回统一加载配置文件中的CPU的引导软件数据，以完 成对CPU进行再次加载。

进一步地，作为本发明的一种优选技术方案，所述方法还包括对融 合生成统一加载配置文件格式设置。

进一步地，作为本发明的一种优选技术方案，所述统一加载配置文 件的格式设置为：将SRAM型FPGA加载配置文件设置为前段，由同 步字命令加CPU引导软件数据组成后段。

进一步地，作为本发明的一种优选技术方案，所述方法还包括当 SRAM型FPGA配置加载成功后，所述反熔丝FPGA刷新SRAM型 FPGA的配置区。