[发明专利]蒙哥马利乘法处理器、方法、系统和指令

权利要求书

1.一种处理器，包括：

多个寄存器；

解码单元，用来对指令进行解码，所述指令用来指示要存储第一整数、第二整数和模数的至少一个存储位置；以及

运行单元，与所述解码单元耦合并且与所述多个寄存器耦合，所述运行单元响应于所述指令而用来将与所述第一整数、所述第二整数和所述模数对应的蒙哥马利乘法乘积存储在目标存储位置中。

2.如权利要求1所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令要指示所述多个寄存器的寄存器，所述寄存器要存储存储器地址信息，以识别存储器中要存储所述第一整数和所述第二整数的至少一个的存储位置。

3.如权利要求2所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令要隐式指示所述目标存储位置要是所述存储器中的所述存储位置,在所述目标存储位置处要存储所述蒙哥马利乘法乘积，并且其中所述运行单元响应于所述指令而在所述第一整数和所述第二整数的所述整数之上存储所述蒙哥马利乘法乘积。

4.如权利要求2所述的处理器，其中，所述第一整数、所述第二整数和所述模数要存储在所述存储器的所述存储位置中。

5.如权利要求1所述的处理器，其中，所述解码单元要对要指示所述模数的大小的所述指令进行解码。

6.如权利要求5所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令要具有要将所述模数的所述大小指示为固定位长度段的数量的立即数，每个固定位长度段要具有作为8位、16位、32位、64位、128位和256位中的一个的以位为单位的大小。

7.如权利要求5所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令操作以将所述模数的所述大小指示为从至少1024位变动到至少8192位。

8.如权利要求7所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令操作以将所述模数的所述大小指示为变动到至少16384位。

9. 如权利要求1至8中的任一项所述的处理器，其中，所述运行单元响应于所述指令而要：

计算第一蒙哥马利乘法常数，其要等于以二的所述处理器的字大小次方取模的所述模数的负倒数；以及

使用所述第一蒙哥马利乘法常数来计算所述蒙哥马利乘法乘积。

10.如权利要求9所述的处理器，其中，所述运行单元响应于所述指令而要：

尝试以定位所述处理器的存储位置中的所述第一蒙哥马利乘法常数；

当所述第一蒙哥马利乘法常数没有存储在所述存储位置中时确定以计算所述第一蒙哥马利乘法常数；以及

将所计算的第一蒙哥马利乘法常数存储在所述存储位置中。

11.如权利要求9所述的处理器，其中，所述解码单元要对所述指令进行解码,所述指令对于所述处理器的字大小是不可知的。

12.如权利要求1至8中的任一项所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令要指示要等于以二的所述处理器的字大小次方取模的所述模数的负倒数的第一蒙哥马利乘法常数。

13.如权利要求12所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令要指示要存储所述第一蒙哥马利乘法常数的所述多个寄存器的寄存器。

14.如权利要求12所述的处理器，其中，所述解码单元要对所述指令进行解码，所述指令要指示所述多个寄存器的寄存器，所述寄存器要存储存储器地址信息，以识别存储器中要存储第一蒙哥马利乘法常数连同所述第一整数、所述第二整数和所述模数的至少一个的存储位置。