[发明专利]半导体结构及其制造方法

说明书

一种半导体结构及其制造方法，所述制造方法包括：提供衬底和凸出于所述衬底的鳍部；在所述衬底上形成横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极两侧的所述鳍部内形成凹槽；在所述凹槽内填充第一掺杂层，所述第一掺杂层内掺杂有N型离子或P型离子，且所述第一掺杂层顶部低于所述鳍部顶部；在所述第一掺杂层顶部形成填充满所述凹槽的第二掺杂层，所述第二掺杂层内掺杂有N型离子或P型离子，所述第二掺杂层与所述第一掺杂层的掺杂离子类型相同，且所述第二掺杂层的离子掺杂浓度大于所述第一掺杂层的离子掺杂浓度。本发明能够有效抑制半导体结构的短沟道效应，改善半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，在半导体结构制造中，MOSFET的沟道长度也相应不断缩短。然而，随着MOSFET的沟道长度的缩短，源极与漏极间的距离也随之缩短，导致栅极对沟道的控制能力变差，使得短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体制造工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，例如，鳍式场效应管(FinFET)。在FinFET中，栅极至少可以从两侧对鳍部进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够减少短沟道效应的发生。

但是，现有技术制造的半导体结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其制造方法，以抑制半导体结构的短沟道效应，从而改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供衬底和凸出于所述衬底的鳍部；在所述衬底上形成横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极两侧的所述鳍部内形成凹槽；在所述凹槽内填充第一掺杂层，所述第一掺杂层内掺杂有N型离子或P型离子，且所述第一掺杂层顶部低于所述鳍部顶部；在所述第一掺杂层顶部形成填充满所述凹槽的第二掺杂层，所述第二掺杂层内掺杂有N型离子或P型离子，所述第二掺杂层与所述第一掺杂层的掺杂离子类型相同，且所述第二掺杂层的离子掺杂浓度大于所述第一掺杂层的离子掺杂浓度。

可选的，所述第一掺杂层厚度与所述第二掺杂层厚度的比值为0.33～1。

可选的，所述第一掺杂层的厚度为

可选的，所述第二掺杂层的离子掺杂浓度与所述第一掺杂层的离子掺杂浓度的比值为1.2～2。

可选的，所述第二掺杂层的掺杂离子与所述第一掺杂层的掺杂离子相同。

可选的，所述第一掺杂层及所述第二掺杂层内掺杂有N型离子；所述第一掺杂层的N型离子掺杂浓度为5E20atoms/cm3～1.4E21atoms/cm3，所述第二掺杂层的N型离子掺杂浓度为1.8E21atoms/cm3～2.5E21atoms/cm3。

可选的，形成所述第一掺杂层与第二掺杂层的工艺步骤包括：采用第一选择性外延工艺形成所述第一掺杂层；采用第二选择性外延工艺形成所述第二掺杂层。

可选的，所述第一选择性外延工艺提供第一掺杂源气体，所述第二选择性外延工艺提供第二掺杂源气体；其中，所述第二掺杂源气体与第一掺杂源气体相同，且所述第二掺杂源气体流量大于第一掺杂源气体流量。

可选的，形成所述第一掺杂层的工艺步骤包括：形成填充满所述凹槽的第一掺杂膜；刻蚀去除部分厚度的所述第一掺杂膜，使剩余第一掺杂膜顶部低于所述鳍部顶部，形成所述第一掺杂层。

可选的，采用干法刻蚀工艺去除部分厚度的所述第一掺杂膜。