[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构；形成横跨所述鳍部的栅极结构；之后在鳍部侧壁表面形成第一鳍部侧墙；之后在第一鳍部侧墙侧壁表面形成第二侧墙；之后在栅极结构两侧的鳍部中形成第一凹槽；在第一凹槽内形成第一掺杂层，所述第一掺杂层具有第一离子，所述第一掺杂层中的第一离子具有第一浓度；之后去除所述第一鳍部侧墙，在第二侧墙和第一掺杂层之间形成第二凹槽；在第二凹槽内形成第二掺杂层，所述第二掺杂层具有第二离子，第二离子与第一离子导电类型相同，第二掺杂层中的第二离子具有第二浓度，第二浓度大于第一浓度。所述半导体器件的形成方法改善了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物^-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，隔离结构覆盖部分鳍部的侧壁；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；在鳍部侧壁表面形成第一鳍部侧墙；形成第一鳍部侧墙后，在所述第一鳍部侧墙侧壁表面形成第二侧墙；形成第二侧墙之后，在栅极结构两侧的鳍部中形成第一凹槽，第一凹槽暴露出第一鳍部侧墙侧壁；在第一凹槽内形成第一掺杂层，所述第一掺杂层具有第一离子，所述第一掺杂层中的第一离子具有第一浓度；第一掺杂层形成后，去除所述第一鳍部侧墙，在第二侧墙和第一掺杂层之间形成第二凹槽；在第二凹槽内形成第二掺杂层，所述第二掺杂层覆盖第一掺杂层的顶部和侧壁，所述第二掺杂层具有第二离子，第二离子与第一离子导电类型相同，所述第二掺杂层中的第二离子具有第二浓度，所述第二浓度大于第一浓度。

可选的，所述第二侧墙的形成步骤包括：在所述鳍部和栅极结构上形成第二侧墙材料层；回刻蚀第二侧墙材料层，在所述鳍部和栅极结构两侧形成第二侧墙，所述第二侧墙覆盖所述第一鳍部侧墙的侧壁。

可选的，所述第二侧墙材料层的形成工艺包括沉积工艺，如化学气相沉积工艺或原子层沉积工艺。

可选的，所述第二侧墙材料层的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅；所述第二侧墙的厚度为4纳米～10纳米。

可选的，形成所述第二掺杂层后，去除第二侧墙。

可选的，所述第一掺杂层的形成工艺为外延工艺；在第一掺杂层内掺杂第一离子的工艺为原位掺杂工艺。

可选的，当栅极结构用于形成P型器件时，所述第一掺杂层的材料包括：硅、锗或硅锗；所述第一离子为P型离子，第一离子包括硼离子、BF^2-离子或铟离子；当栅极结构用于形成N型器件时，所述第一掺杂层的材料包括：硅、砷化镓或铟镓砷；所述第一离子为N型离子，第一离子包括磷离子或砷离子。

可选的，所述第二掺杂层的形成工艺为外延工艺；在第二掺杂层内掺杂第二离子的工艺为原位掺杂工艺。