[发明专利]一种集成电路设计中降低方程组计算复杂度的方法

说明书

一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：1）确定电容优化的容差；2）遍历所有电容器件；3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。本发明的集成电路设计中降低方程组计算复杂度的方法，既能减少方程组的维数，又能够减少稀疏矩阵中非0元的个数，同时可以降低方程组中行与行之间的耦合，从而降低方程组计算的复杂度，提高了电子电路整体的设计周期。

技术领域

本发明涉及集成电路自动化产品设计领域，特别涉及一种集成电路设计中降低方程组计算复杂度的方法。本发明是在集成电路自动化产品中对方程组进行优化的一种方法，尤其是针对后仿电路的优化。

背景技术

电子电路中方程组的规模是制约着集成电路自动化产品性能的一个重要因素。如何对方程组进行优化，如何降低方程组计算的复杂度是当前电子电路设计中的热门话题。随着工艺不断的向着纳米级进展，电路的规模也在急剧膨胀，相应的方程组规模也在快速增长。若不进行任何优化，会导致整个仿真在时间和空间上的耗费大幅度上升，严重制约着电子电路的设计规模和设计周期。本发明所解决的问题是在电子电路设计中针对电容器件做的一种特殊优化以减少方程组的计算复杂性和计算规模。

安全高效的降低方程组规模，可以极大的提高电子电路的设计中的仿真时间，及时发现问题，降低设计失败的风险。在当前的集成电路自动化领域中，大多数产品对方程组的优化方法都是针对电阻器件而言。而对于CC的测例（电容占多数的测例），优化性能并不好，导致仿真时间大幅度上涨，拉长了电子电路的整体设计周期。因此，集成电路自动化产品对电容器件的优化至关重要，它影响着产品性能，制约着产品的市场竞争力和推广。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路设计中降低方程组计算复杂度的方法。特别地，本发明针对目前集成电路自动化产品中对于电容器件的优化效率不高，进而导致针对方程组的优化力度不够的这一问题，提供了一种针对电容器件的特殊优化方法。

为实现上述目的，本发明提供的一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：

1）确定电容优化的容差；

2）遍历所有电容器件；

3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。

进一步地，步骤3）所述根据所述电容优化的容差，对电容器件进行断接处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行断接处理。

进一步地，所述对电容器件进行断接处理是删除所述电容器件。

进一步地，步骤3）所述根据所述电容优化的容差，对电容器件进行拆分处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行拆分处理。

进一步地，所述对电容器件进行拆分处理是：删除电容器件，为电容器件的两个端点增加一个电容值相等的接地电容。

本发明提出一种针对电容器件的特殊优化方法，它既能够减少方程组的维数，又能够减少稀疏矩阵中非0元的个数，同时可以降低方程组中行与行之间的耦合，从而降低方程组计算的复杂度，提高了电子电路整体的设计周期。进一步讲本发明通过对电容器件的优化不仅可以大大缩短电子电路的仿真时间，更可以为整个仿真减少存储空间，适应了电路规模的急剧增长。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：