[发明专利]具有侧墙型选择栅的非易失存储器及其制造方法

说明书

本发明公开了一种具有侧墙型选择栅的非易失存储器，侧墙型选择管的选择栅为侧墙结构且是通过对位于存储区的第一多晶硅或无定形硅层进行全面的多晶硅或无定形硅刻蚀自对准形成于存储管的栅极的侧面；逻辑器件的逻辑栅通过对第二多晶硅或无定形硅层进行光刻刻蚀形成；第一多晶硅或无定形硅层的厚度大于第二多晶硅或无定形硅层的厚度且分别独立调节厚度。本发明还公开了一种具有侧墙型选择栅的非易失存储器的制造方法。本发明能在满足外围电路区较薄多晶硅栅极厚度的情况下增大存储区的侧墙型选择栅的沟道长度，即能满足先进逻辑器件对多晶硅栅极厚度的要求又能很好地控制存储区侧墙型栅极的漏电情况。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种具有侧墙型选择栅的非易失存储器。本发明还涉及一种具有侧墙型选择栅的非易失存储器的制造方法

背景技术

对于具有侧墙型选择栅的非易失存储器，通常情况下用于形成存储区的侧墙型选择栅的多晶硅和用于形成外围电路区的栅极的多晶硅是同时沉积的，外围电路区栅极为常规长方体形状而不是侧墙型。以SONOS非易失存储器为例说明现有具有侧墙型选择栅的非易失存储器的制造方法，如图1A、图2A至图5A所示，是现有具有侧墙型选择栅的非易失存储器的制造方法各步骤中的存储区的器件结构图，其中图1A、图2A至图5A是指图1A、图2A、图3A、图4A和图5A；如1B、图2B至图5B所示，是现有具有侧墙型选择栅的非易失存储器的制造方法各步骤中的外围电路区的器件结构图，同样，其中图1B、图2B至图5B是指图1B、图2B、图3B、图4B和图5B；现有具有侧墙型选择栅的非易失存储器的制造方法包括如下步骤：

步骤一、如图1A所示，提供一已形成好控制栅105和栅氧化层104的半导体衬底如硅衬底100，控制栅105和硅衬底100直接隔离有ONO层，ONO层有氧化层101、氮化层102和氧化层103组成，控制栅105通常由多晶硅组成，在控制栅105的侧面形成有氧化层108。

在控制栅105的顶部表面形成有氧化硅硬掩模层106和氮化硅硬掩模层107。

栅氧化层104位于控制栅105外的硅衬底100的表面，包括如图1B所示的外围电路区的硅衬底100的表面。

步骤二、如图2A和图2B所示，沉积多晶硅109，多晶硅109同时覆盖于存储区和外围电路区。

步骤三、如图3A和图3B所示，涂布光刻胶110并进行显影，显影后的光刻胶110覆盖外围电路区的多晶硅栅极顶部。

步骤四、如图4A和图4B所示，进行多晶硅109的刻蚀同时形成存储区的侧墙型选择栅和外围电路区的多晶硅栅极。从图4A可以看出，存储区的多晶硅109为全面刻蚀形成，侧墙型选择栅自对准形成于控制栅105的侧面；图4B中的多晶硅栅极是覆盖于图3B中显影后的光刻胶110底部的多晶硅109。

步骤五、如图5A所示，由于相邻两个控制栅105之间的间距小于侧墙型选择栅的宽度的两倍，故需要去除两个控制栅105之间的侧墙型选择栅即多晶硅。去除两个控制栅105之间的多晶硅时需要采用光刻定义。两个控制栅105直接的硅衬底100的表面的氧化层112单独标出，氧化层112不再作为栅氧化层。

被侧墙型选择栅覆盖的栅氧化层104的底部的硅衬底100的表面用于形成选择管的沟道区。侧墙型选择栅的宽度对应于选择管的沟道长度。可以很清晰地看到，侧墙型选择栅的最大沟道长度取决于多晶硅109沉积的厚度，而随着技术的不断进步，先进逻辑器件出于降低层间介质填充难度、降低寄生电容和降低功耗等方面的考虑通常会降低图5B所示的多晶硅栅极高度，这时需要降低多晶硅109的沉积厚度，这也就意味着存储区能够做到的选择栅最大沟道长度将会变小，从而必将带来难以控制的存储区侧墙型选择栅的漏电。

发明内容