[发明专利]数字化多道脉冲幅度分析器配置成形时间的系统设计方法在审
| 申请号: | 201711382086.9 | 申请日: | 2017-12-20 |
| 公开(公告)号: | CN108205605A | 公开(公告)日: | 2018-06-26 |
| 发明(设计)人: | 刘海峰;宛玉晴;田华阳 | 申请(专利权)人: | 中国原子能科学研究院 |
| 主分类号: | G06F17/50 | 分类号: | G06F17/50 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 102413 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 梯形滤波器 成形 多道脉冲幅度分析器 实时动态配置 电路模块 数学模型 数字化 硬件描述语言VHDL 超高速集成电路 硬件系统结构 命令控制器 代码产生 电路参数 仿真检验 可变参数 模型转换 配置硬件 输出信号 系统设计 硬件系统 打包 配置 | ||
1.一种数字化多道脉冲幅度分析器配置成形时间的系统设计方法,包括如下步骤:
(1)设计梯形滤波器的数学模型,该模型的功能是把指数形式的脉冲转变为梯形脉冲;
(2)根据建立的数学模型,在mat lab软件中,运用s imul ink模块库搭建梯形滤波器;
(3)在mat lab软件中仿真搭建好的s imul ink梯形滤波器模型;
(4)利用s imul ink模块库里的Signal Compi ler模块,将搭建好的s imul ink梯形滤波器模型转换成超高速集成电路大规模硬件描述语言VHDL;
(5))在QuartusII软件中,将所得到的VHDL硬件代码打包成一个电路模块,用锁相环加入相应的时钟信号,并通过命令控制器接收上位机设置的命令参数,将命令控制器的输出信号直接与VHDL硬件代码产生的电路模块中的可变参数端口相连接。
2.如权利要求1所述的数字化多道脉冲幅度分析器配置成形时间的系统设计方法,其特征在于:步骤(1)中所述数学模型包括如下三级模块的传递函数:
①指数变阶跃模块的传递函数为:
a1表示与指数信号的衰减时间相关的常数,z表示z变换算子;
②差分模块的传递函数为:
H2(z)=(1-z-kn)(1-z-ln)
kn为梯形滤波器的上升沿的采样点个数,ln为梯形上升沿和平顶采样点个数之和,ln≥kn;
③积分模块的传递函数为:
该数学模型首先把双指数形式的信号变成指数形式的信号,接着变成阶跃形式的信号,再做差分和积分就得到了梯形脉冲。
3.如权利要求2所述的数字化多道脉冲幅度分析器配置成形时间的系统设计方法,其特征在于:步骤(2)中将指数变阶跃模块、差分模块、积分模块分别在s imul ink中实现,然后将各个模块的s imul ink实现互相级联。
4.如权利要求1所述的数字化多道脉冲幅度分析器配置成形时间的系统设计方法,其特征在于:步骤(3)中根据仿真结果,检验所设计的梯形滤波器是否能够正确实现对采样信号的梯形成形滤波。
5.如权利要求1所述的数字化多道脉冲幅度分析器配置成形时间的系统设计方法,其特征在于:步骤(5)中命令控制器的输入为上位机的数据包,输出为与可变参数端口相对应位数的信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国原子能科学研究院,未经中国原子能科学研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711382086.9/1.html,转载请声明来源钻瓜专利网。





