[发明专利]像素结构及像素结构制造方法

说明书

本发明公开了一种像素结构，包含开关元件以及储存电容。开关元件具有一个漏极电极以及设置于高介电常数介电层上的源极电极，高介电常数介电层的介电常数k等于或大于8。储存电容具有第一电容电极、第二电容电极以及第三电容电极，其中钝化层设置于第二电容电极与第三电容电极之间，且高介电常数介电层亦设置于第一电容电极与第二电容电极之间。像素结构亦具有共用线，共用线连接至第一电容电极、数据线以及栅极线，安排第一电容电极、数据线以及栅极线使得其中两者在低介电常数介电层的跨越区彼此跨越，低介电常数介电层的介电常数k等于或小于5。

技术领域

本发明大体上有关于一种显示面板。更特定而言，是有关于一种主动矩阵基板，具有用以驱动显示面板的薄膜晶体管阵列。

背景技术

一般而言，显示面板具有排列为二维矩阵的众多像素。为驱动显示面板，主动矩阵基板包含大量的由薄膜晶体管(thin film transistors,TFTs)所制成的开关元件，以驱动该些像素。

本技术领域现有的开关元件具有漏极电极、源极电极以及栅极电极，且每个像素皆具有像素电极以及储存电荷用的储存电容，储存电容介于像素电极以及共用线之间。随着驱动的显示面板尺寸增大，其解析度亦增高，像素的定址时间(addressing time)变得非常短，且显示面板的电容负载变高，导致显示像素的充电时间严重下降。

每个阵列中的像素可配置如美国专利号第7,250,992号专利以及其延续案美国专利号第7,345,717专利中所揭露，两者(后续简称Lai案)皆已让与友达光电股份有限公司，即本案受让人的母公司。如Lai案的图1所示，每个像素包含由一对栅极线(扫描线)跟一对数据线(信号线)所定义的矩形区。可于该矩形区中设置薄膜晶体管作为开关装置以及像素电极。薄膜晶体管的栅极可由定义该像素的栅极线延伸，薄膜晶体管的源极可由定义该像素的数据线延伸，而薄膜晶体管的该漏极可通过通孔电性连接至像素电极。

如Lai案进一步所述，栅极线、数据线、薄膜晶体管以及像素电极可由多层程序形成。举例而言，栅极线以及薄膜晶体管的栅极可于第一金属程序层中形成，而数据线以及薄膜晶体管的源极跟漏极可于第二金属程序层中形成。如Lai案所述，重叠金属层的存在会造成薄膜晶体管的源极与漏极之间的寄生电容，以及漏极与栅极间的寄生电容。两个程序层的对位变化可造成上述寄生电容的改变，造成显示器运作时所不乐见的影响。如Lai案所揭露，可由补偿结构形成补偿电容，由至少一个栅极以及栅极线延伸并覆盖一部份的漏极。补偿结构的配置，可使当两金属程序层偏移时，栅极漏极寄生电容跟漏极与补偿结构间的电容维持一个实质上不变的常数。

薄膜晶体管、栅极线、数据线以及像素电极可由如美国专利号第7,170,092号专利中的图1与图2e，以及其分案美国专利号第7,507,612号专利中所示的多层结构中形成。上述两案(后续简称Lai等人案)皆让与友达光电，即本案受让人的母公司，且上述两案整体引入本案中作为参考。多层结构可包含依序设置于基板上的第一导电层、第一绝缘层、半导体层、参杂半导体层以及第二导电层。其可更包含第二绝缘层以及设置于第二绝缘层上的像素电极。第一导电层可包含至少一条栅极线或栅极电极。参杂半导体层可包含源极与漏极。第二导电层可包含源极电极以及漏极电极。举例而言，如Lai等人案的第2A-2D图中所揭露，多层结构可藉由一系列的湿式与干式蚀刻程序形成。

其他形成薄膜晶体管的技术揭露于美国专利号第7,652,285号专利(后续简称Chen案)中，其已让与友达光电股份有限公司，即本案受让人的母公司，该专利的整体引入本案中做为参考。如Chen案中所揭露，为形成薄膜晶体管的通道，蚀刻第二金属层以打开第二金属层位于栅极电极上方的部分，并分隔源极区与漏极区。此蚀刻可使用多种方法执行，举例而言，包含如Chen案的第2A-2E图中的背通道(back-channel)蚀刻程序以及Chen案的第5A-5D图与图6中所揭露的蚀刻停止(etch stop)程序。

因此，希望发展出一种能实现在效能优化的同时亦可维持相对低制造成本的显示面板。

发明内容