[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，具备：

半导体基板，其具有主表面，且在所述主表面具有隔离槽；

第一导电型的源极区域，其配置在所述半导体基板的所述主表面上；

第一导电型的漏极区域，其配置在所述主表面上，并且在所述第一导电型的漏极区域与所述源极区域之间夹着所述隔离槽；

第一导电型的漂移区，其位于所述隔离槽的下侧并且与所述漏极区域连接；

隔离绝缘膜，其填埋所述隔离槽的内部，并且在所述隔离绝缘膜的上表面具有凹部；

门电极，其以与夹在所述源极区域和所述漂移区之间的所述主表面绝缘的方式与该主表面对置，并且所述门电极填埋所述凹部的内部；

第二导电型的第一杂质区域，其具有位于所述漂移区的下侧且位于所述凹部的正下方的部分，

所述第一杂质区域仅位于所述凹部的正下方。

2.根据权利要求1所述的半导体器件，其特征在于，

将从所述源极区域朝向所述漏极区域的方向上的所述隔离槽的长度设为Ld，

所述第一杂质区域位于所述隔离槽的所述源极区域侧的端部到自所述隔离槽的所述源极区域侧的端部位移所述长度Ld的1/3的距离的位置的范围内。

3.根据权利要求1所述的半导体器件，其特征在于，

所述第一杂质区域的所述漏极区域侧的端部位于比从所述凹部朝向所述漏极区域侧位移相当于从所述凹部的底部到所述隔离槽的底部为止的深度方向上的尺寸的距离的位置更靠所述源极区域侧。

4.根据权利要求1所述的半导体器件，其特征在于，还具备：

第二导电型的第一阱区，其位于所述漂移区的下侧；

第二导电型的第二阱区，其位于所述源极区域与所述漂移区之间的主表面，

其中，所述第一阱区的杂质浓度低于所述第二阱区的杂质浓度。

5.根据权利要求1所述的半导体器件，其特征在于，还具备：

第一导电型的第二杂质区域，其位于所述漂移区内且所述凹部的正下方。

6.根据权利要求5所述的半导体器件，其特征在于，

所述第二杂质区域的浓度峰值低于所述第一杂质区域的浓度峰值。

7.根据权利要求5所述的半导体器件，其特征在于，

所述第二杂质区域的所述漏极区域侧的端部位于比从所述凹部朝向所述漏极区域侧位移相当于从所述凹部的底部到所述隔离槽的底部为止的深度方向上的尺寸的距离的位置更靠所述源极区域侧。

8.根据权利要求5所述的半导体器件，其特征在于，

所述凹部具有多个凹部分，

所述第二杂质区域具有多个第二区域部分，所述多个第二区域部分分别位于各个凹部分的正下方区域。

9.根据权利要求1所述的半导体器件，其特征在于，

所述凹部具有多个凹部分，

所述第一杂质区域具有多个第一区域部分，所述多个第一区域部分分别位于各个凹部分的正下方区域。

10.根据权利要求9所述的半导体器件，其特征在于，

所述多个凹部分各自的宽度大于所述多个凹部分中彼此相邻的凹部分之间的距离。

11.一种半导体器件的制造方法，其特征在于，具备如下工序：

形成半导体基板的工序，所述半导体基板具有主表面、隔离槽，其位于所述主表面、第一导电型的源极区域，其位于所述主表面、第一导电型的漏极区域，其位于所述主表面且在所述漏极区域与所述源极区域之间夹着所述隔离槽、第一导电型的漂移区，其位于所述隔离槽的下侧且与所述漏极区域连接；

形成隔离绝缘膜的工序，所述隔离绝缘膜填埋所述隔离槽的内部，并且在所述隔离绝缘膜的上表面具有凹部；

形成第二导电型的第一杂质区域的工序，所述第二导电型的第一杂质区域位于所述漂移区的下侧且所述凹部的正下方；及

形成门电极的工序，所述门电极在夹在所述源极区域与所述漂移区之间的所述主表面之上夹着门极绝缘膜与该主表面对置，并且所述门电极填埋所述凹部的内部，

形成在所述上表面具有所述凹部的所述隔离绝缘膜的工序具有如下工序：

形成填埋所述隔离槽的内部的埋入绝缘膜的工序；

形成贯穿所述埋入绝缘膜的贯穿孔的工序；

形成覆盖所述贯穿孔的内壁的包覆绝缘膜的工序，

形成所述第一杂质区域的工序具有如下工序：

经过所述贯穿孔将所述第二导电型的杂质导入到所述半导体基板的工序。