[发明专利]低功耗上电复位掉电复位电路

说明书

低功耗上电复位掉电复位电路，属于模拟集成电路设计领域。在电源电压上升过程中开关管导通，偏置电路输出端电压低，充电管电流大，快速对充电电容充电，系统快速恢复正常工作；在系统电源电压掉电后，掉电放电管导通放电，当电源掉电后再上升过程中，本发明的输出由低电平向高电平翻转，开关管即第二PMOS管M7导通，偏置电路输出端电压低，充电管电流大，快速对充电电容充电，产生对系统复位信号；在系统正常工作后，本发明的输出为低电平，第二PMOS管M7关断，偏置电路电阻大，偏置电路输出端电压高，偏置电路电流小，降低电路功耗，最终实现低功耗上电复位掉电复位电路。本发明工艺简单，在保持系统正常工作的同时降低了功耗。

技术领域

本发明涉及模拟集成电路设计领域，特别涉及一种低功耗上电复位掉电复位电路。

背景技术

随着现代集成电路快速发展，集成度越来越高，芯片内部数字部分所占比例越来越大。在整个芯片电压上升过程中，由于电源电压有可能产生波动、掉电等不稳定情况，使数字电路供电不稳定，会导致系统不稳定。为了避免在系统电压上升过程和系统工作中发生掉电造成系统不稳定，需要用到上电复位掉电复位电路，在电源电压不稳定时，系统失能；在电源电压稳定时，系统使能。

发明内容

针对上述不足之处，本发明提出一种低功耗上电复位掉电复位电路，提高芯片的可靠性的同时降低了功耗。

本发明的技术方案为：

低功耗上电复位掉电复位电路，包括偏置电路、上电充电管、掉电放电管、充电电容C2、施密特反相器和缓冲输出电路，

所述上电充电管的栅极连接所述偏置电路的输出端，其源极接电源电压VDD，其漏极连接所述掉电放电管的源极和所述施密特反相器的输入端并通过所述充电电容C2后接地；

所述掉电放电管的栅极连接所述偏置电路的输出端，其漏极接地；

所述缓冲输出电路的输入端连接所述施密特反相器的输出端，其输出端作为所述低功耗上电复位掉电复位电路的输出端；

所述偏置电路包括第一电容(C1)、第一分压电阻、第二分压电阻和分时复用电阻电路，分时复用电阻电路包括第三分压电阻和第六NMOS管(M7)；

第一分压电阻的一端连接第二分压电阻的一端和第一电容(C1)的一端并作为所述偏置电路的输出端，其另一端连接第三分压电阻的一端和第六NMOS管(M7)的漏极；

第二分压电阻的另一端和第一电容(C1)的另一端连接电源电压(VDD)；

第六NMOS管(M7)的栅极连接所述缓冲输出电路的输出端，其源极连接第三分压电阻的另一端并接地。

具体的，所述第一分压电阻包括第一NMOS管M1和第二NMOS管M2，所述第二分压电阻包括第一PMOS管(M6)；

第一NMOS管M1的栅漏短接并连接第一PMOS管M6的栅极和漏极以及所述偏置电路的输出端，其源极连接第二NMOS管M2的栅极和漏极；第一PMOS管M6的源极连接电源电压VDD；

所述第三分压电阻包括第三NMOS管M3、第四NMOS管M4和第五NMOS管M5，

第三NMOS管M3的栅漏短接并连接第二NMOS管M2的源极和第六NMOS管M7的漏极，其源极连接第四NMOS管M4的栅极和漏极；

第五NMOS管M5的栅漏短接并连接第四NMOS管M4的源极，其源极连接第六NMOS管M7的源极并接地。

具体的，所述上电充电管包括第三PMOS管M8，所述第三PMOS管M8的栅极连接所述偏置电路的输出端，其源极接电源电压VDD，其漏极连接所述施密特反相器的输入端。