[发明专利]一种氮化镓器件及氮化镓器件的封装方法

说明书

本发明提供一种氮化镓器件及氮化镓器件的封装方法，所述氮化镓器件包括：设计好走线的覆铜PCB板(陶瓷或铝基的覆铜PCB板)和焊接在覆铜PCB板上的硅芯片和氮化镓芯片，硅芯片和氮化镓芯片之间采用Cascode的方式连接，其中，所述硅芯片正装在覆铜PCB板上，氮化镓芯片倒装在覆铜PCB板上。氮化镓器件主要使用覆铜PCB板上的走线实现所述氮化镓芯片和所述硅芯片之间的电气连接；其中，所述硅芯片的漏极直接与覆铜PCB板内走线上的焊盘焊接；所述氮化镓芯片的源极、栅极和漏极位于朝向覆铜PCB板的面上，且所述氮化镓芯片的源极、栅极和漏极均直接与覆铜PCB板内走线上的焊盘焊接。上述氮化镓器件的制备工艺简单，散热效果好。

技术领域

本发明涉及半导体技术领域，特别是一种氮化镓器件及氮化镓器件的封装方法。

背景技术

GaN HEMT(高电子迁移率晶体管)被称为是第三代功率半导体器件。由于硅物理特征的局限性，GaN HEMT将逐渐取代硅器件在电力电子领域中的多数应用，进一步提高电力电子系统的效率及减小体积、降低制造成本。

在硅基晶圆上生成的硅半导体PN结为“垂直结构”，所以MOSFET晶体管的三个极“垂直结构”般地分布在晶体管半导体芯片的上下两个平面上。

在晶圆上面的氮化镓材料上生成的半导体PN结可以为“平面结构”，所以GaN HEMT的三个极分布在晶体管半导体芯片的同一个平面上。

目前，晶体管有D-Mode(耗尽型)和E-Mode(增强型)两种。D-Mode的晶体管其漏极D和源极S之间平时处于常开的低阻态，而E-Mode的晶体管其漏极D和源极S之间平时处于常闭的高阻态。电力电子的电路拓扑中，为有效控制和方便使用，通常需要开关器件处于常闭的高阻态，所以常用的都是E-Mode的晶体管。所以D-Mode的氮化镓芯片(GAN HEMT)必须通过Cascode(级联)的连接方式变成常闭的高阻态，才能方便有效地直接应用在电力电子的电路拓扑中。Cascode的连接方式如图1A所示，图1A中左侧为低压场效应管(LVMOS)的硅芯片，右侧为耗尽型的氮化镓芯片(D-Mode GAN HEMT)。

现有技术中提供一种Cascode连接方式的D-Mode器件，该D-Mode器件是采取将低压硅芯片和氮化镓芯片分别贴在不同材料的底板上，或将低压硅芯片正装在封装支架或金属底板上，将氮化镓芯片正装在封装支架或金属底板上，然后在两芯片之间，以及芯片与封装支架引脚之间用打线的方式进行Cascode连接。

结合图1B对现有技术方案的详细描述如下：

底座A1是一整块金属(金属顶层导电，底层是绝缘的)，其上附接有硅芯片A3和氮化镓芯片A2。在封装过程中，将硅芯片A3的源极(Source，S)和氮化镓芯片A2的栅极(Gate，G)连接到一起，作为氮化镓器件级联管的源极电极B3引出。由于硅芯片A3的漏极(Drain，D)在底部，而底座A1是一整块金属，需要将硅芯片A3的漏极与氮化镓A2的源极附接在一起，如图1B中的B1所示。将硅芯片A3的栅极作为氮化镓器件级联管的栅极电极引出，如图1B中的B2所示。将氮化镓芯片A2的漏极作为氮化镓器件级联管的漏极电极引出，如图1B中的B4所示。

现有技术完成封装后的氮化镓器件级联管的俯视图如图2所示。图2中封装后的氮化镓器件级联管的电极的排列顺序依次为栅极(G端)、源极(S端)和漏极(D端)。

现有技术的缺点如下：

(1)硅芯片A3底面是硅材料；而氮化镓芯片A2的底面可能是硅、碳化硅或蓝宝石晶圆基，将硅芯片和氮化镓芯片贴焊或粘贴在同一材料或不同材料的支架或底板上，其制备工艺和散热存在问题；

(2)封装上述Cascode连接的器件，其工艺复杂和成本较高；