[发明专利]一种三态模式判断电路

说明书

技术领域

本发明涉及芯片集成技术领域，特别是涉及一种三态模式判断电路。

背景技术

随着芯片集成度越来越高，芯片的功能越来越丰富，导致芯片封装引脚也越来越多。从应用角度来讲，希望封装引脚越少越好，引脚少，结构简单，成本随之降低。数字电路的输入端通常有三种状态：“0”、“1”和“高阻态”，其中，“0”和“1”都是确定的状态，但对于“高阻态”是一个不确定的状态。因此，常规做法是通过2个输入引脚，设计出2-4译码器，可以得出最多4种输出状态。但缺点是需要2个引脚，增加了封装尺寸。

因此，如何通过电路设计，通过一个引脚判断输出3种状态，是本领域技术人员亟待解决的技术问题。

发明内容

本发明的目的在于提出一种三态模式判断电路，通过一个引脚判断输出3种状态，以实现电路结构简单，降低成本低。

为达到上述目的，本发明提供了以下技术方案：

一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：

所述电阻分压偏置电路串接于VDD和地之间，所述电阻分压偏置电路的第一输入端通过所述第一电阻与输入引脚相连，所述电阻分压偏置电路的输出端与所述状态判断电路的输入端相连；

所述状态判断电路串接于所述VDD和所述地之间，所述状态判断电路的第一输出端与所述解码电路的第一输入端相连，所述状态判断电路的第二输出端与所述解码电路的第二输入端相连；

所述电阻分压偏置电路为所述状态判断电路提供预偏置电压，所述状态判断电路根据所述输入引脚的输入状态判断得到所述第一输出端和所述第二输出端的输出电平，所述第一输出端和所述第二输出端的输出电平通过所述解码电路得到电路的输出状态。

优选的，所述电阻分压偏置电路包括：第二电阻、第三电阻、第四电阻、第一传输门电路和第二传输门电路，其中：

所述第二电阻、所述第一传输门电路、所述第二传输门电路和所述第三电阻依次连接，所述第二电阻的一端与所述VDD连接，所述第三电阻的一端接地；

所述第四电阻的第一端作为所述电阻分压偏置电路的输入端通过所述第一电阻与所述输入引脚相连；

所述第四电阻的第二端与所述所述第一传输门电路、所述第二传输门电路的公共端相连；

所述第四电阻的第一端也作为所述电阻分压偏置电路的输出端与所述状态判断电路相连。

优选的，所述状态判断电路包括：第一电流源、第二电流源、NMOS管和PMOS管，其中：

所述NMOS管的栅极和所述PMOS管的栅极的公共端作为所述状态判断电路的输入端与所述电阻分压偏置电路的输出端相连；

所述第一电流源的正极与所述VDD相连，所述NMOS管的漏极接地，所述第一电流源的负极与所述NMOS管的源极相连，其公共端作为所述状态判断电路的第一输出端与所述解码电路的第一输入端相连；

所述PMOS管的源极与所述VDD相连，所述第二电流源的负极接地，所述PMOS管的的漏极与所述第二电流源的正极相连，其公共端作为所述状态判断电路的第二输出端与所述解码电路的第二输入端相连。

优选的，所述第一传输门电路和/或所述第二传输门电路为开关电路。

经由上述的技术方案可知，与现有技术相比，本发明公开了一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：电阻分压偏置电路串接于VDD和地之间，电阻分压偏置电路的第一输入端通过第一电阻与输入引脚相连，电阻分压偏置电路的输出端与状态判断电路的输入端相连；状态判断电路串接于VDD和地之间，状态判断电路的第一输出端与解码电路的第一输入端相连，状态判断电路的第二输出端与解码电路的第二输入端相连；电阻分压偏置电路为状态判断电路提供预偏置电压，状态判断电路根据输入引脚的输入状态判断得到第一输出端和第二输出端的输出电平，第一输出端和第二输出端的输出电平通过解码电路得到电路的输出状态。本发明提供的三态模式判断电路可以通过检测一个引脚的状态：“0”，“1”，“高阻态”，得到三个确定的输出状态，电路结构简单，降低成本低，同时降低了设计难度，也增加了电路的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。