[发明专利]电子装置

说明书

一种电子装置，包括中央处理单元及平台控制器芯片，所述中央处理单元用于解释一计算机指令以及处理所述计算机软件中的数据，并在所述电子装置发生严重错误时输出触发信号，所述电子装置还包括可编程逻辑器件，所述可编程逻辑器件连接于所述中央处理器单元以接收所述触发信号，并对所接收的触发信号延时第一预设时间；所述平台控制器芯片连接于所述可编程逻辑器件以获取延时处理后的触发信号，并根据所接收的触发信号控制所述电子装置重启系统。如此，可以节约所述可编程逻辑器件中的逻辑资源，节省成本。

技术领域

本发明涉及一种电子装置。

背景技术

当服务器中的中央处理器单元(Central Processing Unit，CPU)出现严重的错误时，CPU将会输出一个触发信号给平台控制器(Platform Controller Hub，PCH)芯片。为了防止这个触发信号和PCH的系统管理中断发生冲突，可通过可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)对触发信号延时500us后输出给PCH以控制服务器进行重启。

在现有技术中，CPLD对触发信号延时500us的做法为通过一个移位寄存器将CPU输出的触发信号移位25000次，以将这个信号延时500us后输出给PCH。然而，如若将触发信号移位25000次，如此将会占用该CPLD中非常大的逻辑资源。

发明内容

鉴于上述内容，有必要提供一种电子装置。

一种电子装置，包括中央处理单元及平台控制器芯片，所述中央处理单元用于解释一计算机指令以及处理所述计算机软件中的数据，并在所述电子装置发生严重错误时输出触发信号，所述电子装置还包括可编程逻辑器件，所述可编程逻辑器件连接于所述中央处理器单元以接收所述触发信号，并对所接收的触发信号延时第一预设时间；所述平台控制器芯片连接于所述可编程逻辑器件以获取延时处理后的触发信号，并根据所接收的触发信号控制所述电子装置重启系统。

进一步地，所述中央处理器单元输出的触发信号为一持续160ns的低脉冲信号。

进一步地，所述可编程逻辑器件将对所述触发信号延时500us后再传输给所述平台控制器芯片。

进一步地，所述可编程逻辑器件包括采样模块，所述采样模块用于采样所述中央处理器单元所输出的触发信号的下降沿及上升沿。

进一步地，所述可编程逻辑器件还包括锁存模块，所述锁存模块用以将所述采样模块采样到的触发信号的下降沿或上升沿进行锁存以维持某种电平状态。

进一步地，当所述采样模块采样到所述触发信号的下降沿时，所述锁存模块接收所述采样模块采样到的所述触发信号的下降沿，并将所述触发信号的下降沿暂存以维持某种电平状态。

进一步地，当所述采样模块采样到所述触发信号的上升沿时，所述锁存模块接收所述采样模块采样到的所述触发信号的上升沿，并将所述触发信号的上升沿暂存以维持某种电平状态。

进一步地，所述可编程逻辑器件还包括计数模块，所述计数模块用以在所述锁存模块锁存所述触发信号的下降沿及上升沿时分别每隔第二预设时间生成一个系统时钟周期的时钟信号，所述锁存模块还用于根据所述计数模块所述时钟信号将所述触发信号的上升沿及下降沿分别锁存所述第一预设时间。

进一步地，所述可编程逻辑器件还包括处理模块，所述处理模块将锁存第一预设时间后的所述触发信号的上升沿及下降沿分别进行处理后输出至所述平台控制器芯片。

上述电子装置通过所述可编程逻辑器件中的锁存模块以对中央处理器单元输出的触发信号的下降沿及上升沿锁存，并通过所述处理模块将将所述锁存模块将锁存后的所述触发信号的上升沿及下降沿分别进行处理以输出至所述平台控制器芯片。如此，可以节约所述可编程逻辑器件中的逻辑资源，节省成本。

附图说明