[发明专利]一种FPGA断电状态精确恢复方法

说明书

本发明提供一种FPGA断电状态精确恢复方法，该方法首先在FPGA外部添加储能及电压比较电路模块，然后为FPGA原数据处理功能划分状态，确定状态存储信息，之后将FPGA配置芯片分区，并在FPGA内部添加掉电检测及状态处理模块；当FPGA在数据处理过程中断电时，将当前状态存储信息写入配置芯片，在FPGA恢复供电时，从配置芯片中读取状态存储信息，恢复断电时状态。本发明方法利用储能和状态缓存来实现FPGA的断电状态恢复，与外扩非易失存储器的周期记录方式相比，可以获得更高的断电状态恢复精度，同时由于大幅减少了存储器访问次数，可有效延长芯片使用时间，增强了系统工作的可靠性。

技术领域

本发明属于断电状态恢复方法技术领域，涉及一种FPGA断电状态精确恢复方法。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)集成度高、运行速度快，已广泛应用于航天、医疗等诸多领域。但由于FPGA在掉电后配置信息丢失，无法保存掉电时工作状态，其在大规模、长时间数据处理的应用上存在制约。

以往的FPGA断电状态恢复方法多采用外扩非易失存储器的方式，FPGA周期性地将工作状态信息写入外扩存储器，在断电后恢复供电时根据写入存储器的最后数据恢复FPGA工作状态。这种方式虽然实现简单、且在一定程度上满足了特定的状态恢复需求，但受限于外扩非易失存储器的访问周期和读写寿命，系统设计存在断电状态恢复不精确、长时间工作可靠性差等缺点。

发明内容

(一)发明目的

本发明的目的是：克服现有技术中的缺陷，提供一种FPGA断电状态精确恢复方法，提高FPGA断电状态恢复精确度，以及长时间工作可靠性。

(二)技术方案

为了解决上述技术问题，本发明提供一种FPGA断电状态精确恢复系统，其包括：储能及电压比较电路模块，设置在FPGA外部，用于判断FPGA的断电状态并为断电的FPGA短时间维持供电；掉电检测及状态处理模块，设置在FPGA内部，用于确定FPGA掉电判断结果的准确性，并将FPGA当前数据处理的阶段、子阶段和子阶段内关键状态数据进行整合缓存，在FPGA断电时将缓存数据写入外接的FPGA配置芯片，在FPGA上电时从FPGA配置芯片读取缓存数据，用于对FPGA进行状态恢复；原数据处理功能模块，用于将FPGA的关键状态数据进行整合，供掉电检测及状态处理模块读取。

其中，所述储能及电压比较电路模块包括储能电容、瞬态抑制电路模块、防回流二极管和电压比较电路模块，防回流二极管一端连接电源的正极，瞬态抑制电路模块连接防回流二极管和电源的负极，储能电容与瞬态抑制电路模块并联，电压比较电路模块连接电源正极、防回流二极管另一端和掉电检测及状态处理模块，储能电容的两端连接FPGA；储能电容用于在断电后的短时间内维持供电；瞬态抑制电路模块用于对供电电压进行瞬态抑制；防回流二极管用于避免在断电后储能电容维持供电时电流回流，从而延长断电后FPGA的工作时间；电压比较电路模块由精确分压电阻和电压比较器构成，精确分压电阻用于将比较器两输入端的电压限定在器件允许的范围，同时可根据防回流二极管的正向压差对比较器两输入端电压差进行调整，避免掉电误判。

其中，所述储能电容和FPGA之间还连接电压转换模块，用于将供给FPGA的电压转换为FPGA适用的电压值范围。

其中，所述原数据处理功能模块包括输入缓存模块、数据处理模块和输出缓存模块，输入缓存模块接收数据输入，由数据处理模块对数据进行处理并确定状态存储信息，处理后的数据由输出缓存模块进行数据输出；数据处理模块连接掉电检测及状态处理模块，用于传输状态存储信息。

其中，所述FPGA配置芯片在逻辑上分为两个区，分区一用于存储FPGA配置数据，分区二用于存储状态存储信息和状态有效标志，状态有效标志表明当前的状态存储信息是否有效。