[发明专利]一种基于FPGA的小波分解变换系统及实现方法

说明书

技术领域

本发明一种基于FPGA的小波分解变换系统及实现方法，属于信号处理技术领域，尤其涉及功率测量领域，可以用于非正弦波无功功率测量。

背景技术

电能作为人们广泛使用的能源，其质量关系到工农业生产、人民生活等社会生活的方方面面。随着技术发展，电力电子设备广泛使用，在电力网络中存在着大量的能量流动，无用功的增加威胁着电力网络的安全。因此，对电网中无功功率的测量是十分重要的。

现阶段，对于无功功率测量的方法有很多种，其中最常见的方法是傅立叶分析法。傅立叶分析适用于周期平稳的信号，对于一些具有突变特性的非平稳信号，其分辨率不高。在电力网络中，电压电流波形存在畸变，此时不能用傅立叶分析法很好的进行功率测量。小波变换是傅里叶分析理论的一个分支。波分析采用不同的分析途径，是通过对母波的平移和伸缩，用小波组合来表示所要分析的信号，可以分辨一个明显的瞬时脉冲信号，克服了傅立叶分析的局限性。因此，可以使用小波分析理论对电网中的电力信号进行无功功率测量。

发明内容

本发明的目的是设计一种基于FPGA的小波分解变换系统，以实现三层小波分解变换，可以应用于非正弦波无功功率测量中。

为实现上述目的，本发明一种基于FPGA的小波分解变换系统，包括：

信号数据选择模块A，用于确定需要变换的信号数据，判断小波分解变换次数，根据现实需求输出原始信号数据或是上一次变换后的系数数据，信号数据选择模块A与信号数据存储模块C的输入端相连，同时与小波分解系数存储模块F的输出端相连；

地址信号生成模块B，用于产生读写数据的地址信号，判断读写信号值，根据需求产生读写数据地址，地址信号生成模块B与信号数据存储模块C的输入端相连；

信号数据存储模块C，用于存储和读取需要进行滤波处理的数据，判断读写信号值，根据需要存储和读取数据，信号数据存储模块C与滤波器组模块D的输入端相连，同时与信号数据选择模块A和地址信号生成模块B的输出端相连；

滤波器组模块D，用于对需要滤波的信号进行滤波，滤波器组模块D与小波分解系数存储模块F的输入端相连，同时与信号数据存储模块C的输出端相连；

工作时钟变换模块E，用于对工作时钟进行频率变换，工作时钟变换模块E与小波分解系数存储模块F的输入端相连；

小波分解系数存储模块F，用于存储和读取进行过下采样后的数据，小波分解系数存储模块F与信号数据选择模块A的输入端相连，同时与滤波器组模块D和工作时钟变换模块E的输出端相连。

其中，地址信号生成模块B包含两个子模块，分别是读写信号判断和小波分解次数判断子模块、地址产生子模块。其中，地址产生子模块与读写信号判断和小波分解次数判断子模块的输出端相连，同时地址产生子模块与信号数据存储模块C的输入端相连。

其中，信号数据存储模块C包含多于原始信号数据一倍的存储空间。

其中，滤波器组模块D包含两个滤波器子模块，分别是低通分解滤波器Lo_D子模块和高通分解滤波器Hi_D子模块。其中，低通分解滤波器Lo_D子模块和高通分解滤波器Hi_D子模块分别与信号数据存储模块C的输出端相连，低通分解滤波器Lo_D子模块与小波分解系数存储模块F中近似系数存储子模块的输入端相连，高通分解滤波器Hi_D子模块与小波分解系数存储模块F中细节系数存储子模块的输入端相连。

其中，工作时钟变换模块E包含两个子模块，分别是时钟分频子模块和工作时钟选择子模块。其中，工作时钟选择子模块与时钟分频子模块的输出端相连，同时工作时钟选择子模块与小波分解系数存储模块F的输入端相连。

其中，小波分解系数存储模块F包含两个子模块，分别是近似系数存储子模块和细节系数存储子模块。其中，细节系数存储子模块与滤波器组模块D中高通分解滤波器Hi_D子模块的输出端相连，近似系数存储子模块与滤波器组模块D中低通分解滤波器Lo_D子模块的输出端相连，同时近似系数存储子模块与信号数据选择模块A的输入端相连。

为实现上述目的，本发明一种基于FPGA的小波分解变换的实现方法，包括如下步骤：

(1)信号数据选择步骤，信号数据选择模块A对输入的原始信号数据和上一次分解变换的信号数据进行选择性输出，当给入使能信号时，初始化状态下输出原信号的数据，其他状态均输出上一次小波变换后的数据；