[发明专利]集成电路芯片装置及相关产品

权利要求书

1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路、k个分支电路以及k组基础处理电路，所述主处理电路与所述k个分支电路分别连接，k个分支电路中每个分支电路对应k组基础处理电路中的一组基础处理电路，所述一组基础处理电路包括至少一个基础处理电路；

所述分支电路包括：数据类型运算电路，用于执行浮点类型数据与定点类型数据之间的转换；

所述主处理电路，用于执行神经网络运算中的各个连续的运算以及和与其相连的所述k个分支电路传输数据；

所述k个分支电路，用于在主处理电路与k组基础处理电路之间转发所述传输数据，依据所述传输数据的运算控制是否启动所述数据类型运算电路对所述传输数据的类型执行转换；

所述k组基础处理电路，用于依据所述传输数据或转换后的传输数据以并行方式执行神经网络中的运算，并将运算结果通过与所述主处理电路连接的分支电路传输给所述主处理电路；

所述主处理电路，用于获取待计算的数据块以及运算指令，依据该运算指令对所述待计算的数据块划分成分发数据块以及广播数据块；对所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块分发至与其连接的所述k个分支电路，将所述广播数据块广播至与其连接的所述k个分支电路；

所述k个分支电路，用于接收基本数据块以及广播数据块，启动数据类型运算电路将该基本数据块以及广播数据块转换成定点数据类型；将基本数据块以及广播数据块以定点数据类型转发至k组基础处理电路；

所述基础处理电路，用于对所述基本数据块与所述广播数据块以定点数据类型执行内积运算得到运算结果，将所述运算结果发送至所述k个分支电路；

所述k个分支电路，用于将所述运算结果转换成浮点类型的运算结果，将浮点类型的运算结果发送至主处理电路；

所述主处理电路，用于对所述浮点类型的运算结果处理得到所述待计算的数据块以及运算指令的指令结果。

2.根据权利要求1所述的集成电路芯片装置，其特征在于，

所述主处理电路，具体用于将所述广播数据块通过一次广播至所述k个分支电路。

3.根据权利要求1所述的集成电路芯片装置，其特征在于，

所述主处理电路，具体用于将所述广播数据块分成多个部分广播数据块，将所述多个部分广播数据块通过多次广播至所述k个分支电路。

4.根据权利要求3所述的集成电路芯片装置，其特征在于，

所述基础处理电路，具体用于将所述部分广播数据块与所述基本数据块以定点类型执行一次内积处理后得到内积处理结果，将所述内积处理结果累加得到部分运算结果，将所述部分运算结果发送至所述k个分支电路，

所述k个分支电路，用于将所述部分运算结果转换成浮点类型数据发送至所述主处理电路。

5.根据权利要求3所述的集成电路芯片装置，其特征在于，

所述基础处理电路，具体用于复用n次该部分广播数据块以定点数据类型执行该部分广播数据块与n个基本数据块内积运算得到定点数据类型的n个部分处理结果，将定点数据类型的n个部分处理结果分别累加后得到定点类型的n个部分运算结果，将所述定点类型的n个部分运算结果发送至分支电路；

所述分支电路，用于将所述定点类型的n个部分运算结果转换成浮点类型的n个部分运算结果，将浮点类型的n个部分运算结果发送至主处理电路，所述n为大于等于2的整数。

6.根据权利要求1所述的集成电路芯片装置，其特征在于，

所述主处理电路包括：主寄存器或主片上缓存电路；

或所述分支电路包括：基本寄存器或基本片上缓存电路；

或所述基础处理电路包括：基本寄存器或基本片上缓存电路。

7.根据权利要求6所述的集成电路芯片装置，其特征在于，

所述主处理电路包括：向量运算器电路、算数逻辑单元电路、累加器电路、矩阵转置电路、直接内存存取电路、数据类型运算电路或数据重排电路中的一种或任意组合。