[发明专利]一种无嵌位运放的带隙基准电压源

说明书

本发明公开了一种无嵌位运放的带隙基准电压源，包括：启动电路和带隙核心电路，其中：启动电路的输入端与带隙核心电路的输出端相连，启动电路的输出端与带隙核心电路的输入端相连，带隙核心电路的输出即为基准电压源，启动电路串接于电源电压和系统地之间，带隙核心电路串接于电源电压和系统地之间；启动电路用于为带隙核心电路提供启动电流；带隙核心电路用于产生带隙基准电源电压。本发明相比现有技术中的带隙基准电压源，具有很好的抗电源电压波动性能，本发明提供的带隙基准电压源可广泛应用于对带隙基准电压源电压工作范围要求较宽，以及对带隙基准面积要求较高的应用场合。

技术领域

本发明涉及半导体集成电路技术领域，特别是涉及一种无嵌位运放的带隙基准电压源。

背景技术

目前，基准电压源已作为半导体集成电路中不可缺少的基本模块，其广泛用于放大器、模数转换器、数模转换器、射频、传感器和电源管理芯片中。传统的基准电压源包括基于齐纳二极管反向击穿特性的电压基准、基于PN结正向导通特性的电压基准和带隙基准等多种实现方式，其中，由于带隙基准具有高精度、低温漂和高电源抑制比等优点，因此，得到了广泛应用。

如图1所示为现有技术中的无运放带隙基准电压源，利用两个NPN三极管Q1和Q2的基极-发射极电压VBE的差值ΔVBE来产生正温度系数的电压，利用Q3的VBE来产生负温度系数的电压，其中，两个NPN三极管Q1和Q2的发射结面积比例为1:8，MOS管M1、M2和M3的宽长比为1:1:1，其中，带隙基准电压VBG的表达式为：其中，VBE_Q3为NPN三极管Q3的基极电压，VT为NPN三极管Q3的截止电压，VEB的负温度系数约为-2mV/℃，VT的正温度系数约为+0.085mV/℃，通过选取合适的R1和R2阻值，可得到零温度系数的带隙基准电压。

但是，考虑到双极性晶体管的共基极直流电流电压方程的完整表达式，即埃伯斯-莫尔(Ebers-Moll)方程：其中，а为共基极直流短路电流放大系数；IES为临界饱和发射极电流；Q为电子电荷；VBE为基极电压和发射极电压的差值；k为波尔茨曼常数；ICS为临界饱和集电极电流；VBC为基级电压和集电极电压的差值。当电源电压变化时，两个NPN三极管Q1和Q2的VBC的差值变化较大，导致带隙基准输出电压VBG变化较大，因此，现有技术中的带隙基准无法应用于电源电压变化范围较大的场合。

发明内容

本发明的目的在于提出一种无嵌位运放的带隙基准电压源，以解决现有技术中带隙基准电压源抗电源电压变化特性较差的问题。

为达到上述目的，本发明提供了以下技术方案：

一种无嵌位运放的带隙基准电压源，包括：启动电路和带隙核心电路，其中：

所述启动电路的输入端与所述带隙核心电路的输出端相连，所述启动电路的输出端与所述带隙核心电路的输入端相连，所述带隙核心电路的输出即为基准电压源，所述启动电路串接于电源电压和系统地之间，所述带隙核心电路串接于所述电源电压和所述系统地之间；

所述启动电路用于为所述带隙核心电路提供启动电流；

所述带隙核心电路用于产生带隙基准电源电压。

优选地，所述启动电路包括：第一开关管、第二开关管、第三开关管和第一电阻，其中：

所述第一开关管的栅极作为所述启动电路的输入端与所述带隙核心电路的输出端相连；

所述第一开关管的源极与所述第二开关管的源极相连，其公共端与所述第一电阻的一端相连，所述第一电阻的另一端与所述电源电压相连；

所述第二开关管的栅极和源极相连，所述第三开关管的源极作为所述启动电路的输出端与所述带隙核心电路的输入端相连；

所述第一开关管的漏极、所述第二开关管的漏极和所述第三开关管的漏极相连，并与所述系统地相连。