[发明专利]半导体存储器件

说明书

本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。

技术领域

本发明构思涉及半导体存储器件。

背景技术

半导体器件被高度集成。为了半导体器件的高度集成，使用新的曝光技术和/或昂贵的曝光技术减小半导体器件的线宽度。

发明内容

根据本发明构思的一示例性实施方式，一种半导体存储器件如下提供。衬底包括有源区域。位线结构延伸跨过有源区域。着落垫(landing pad)设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。

根据本发明构思的一示例性实施方式，一种半导体存储器件如下提供。衬底包括有源区域。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括与着落垫基本相同的材料。

根据本发明构思的一示例性实施方式，一种半导体存储器件如下提供。衬底具有第一有源区域和第二有源区域。垂直地一个堆叠在另一个上的存储节点接触、着落垫和数据存储构件的堆叠结构设置在衬底的第一有源区域上。邻近于堆叠结构的位线设置在第二有源区域上。盖图案远离堆叠结构中的着落垫的侧壁突出。空气间隙设置在堆叠结构的侧壁与位线的侧壁之间。空气间隙的上表面与盖图案接触。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的这些和另外的特征将变得更加明显，附图中：

图1是示出根据本发明构思的一示例性实施方式的半导体存储器件的布局图；

图2A显示了沿示出根据本发明构思的一示例性实施方式的半导体存储器件的图1的线I-I'和II-II'截取的剖视图；

图2B示出了图2A中的椭圆区域的另一示例的放大图；

图3A显示了沿示出根据本发明构思的一示例性实施方式的半导体存储器件的图1的线I-I'和II-II'截取的剖视图；

图3B示出了图3A中的椭圆区域中的另一示例的放大图；

图4A至11A是示出根据本发明构思的一示例性实施方式的制造半导体存储器件的方法的布局图；以及

图4B至11B和11C是沿示出根据本发明构思的一示例性实施方式的制造半导体存储器件的方法的图4A至11A的线I-I'和II-II'截取的剖视图。

虽然某些剖视图(们)的相应布局图和/或透视图未被示出，但是这里示出的器件结构的剖视图(们)为如布局图中将示出地沿着两个不同的方向延伸和/或如透视图中将示出地在三个不同的方向延伸的多个器件结构提供了支持。所述两个不同的方向可以彼此正交或者可以不彼此正交。所述三个不同的方向可以包括可与所述两个不同的方向正交的第三方向。所述多个器件结构可以集成在相同的电子设备中。例如，如电子设备的布局图将示出地，当器件结构(例如存储单元结构或晶体管结构)在剖视图中被示出时，电子设备可以包括多个器件结构(例如存储单元结构或晶体管结构)。所述多个器件结构可以布置成阵列和/或二维图案。

具体实施方式