[发明专利]电导率调制漏极延伸MOSFET

权利要求书

1.一种晶体管，其包括：

半导体衬底；

第一p+区，其形成在与p型dwell区相邻的n型区内，所述第一p+区及所述n型区及所述p型dwell区在所述半导体衬底内一起形成pnp结构，其中本征二极管是由所述第一p+区及所述n型区形成；

第二n型区，其形成在所述p型dwell区内；

绝缘导电栅极，其位于所述p型dwell区上，其经配置以控制所述p型dwell区中的沟道区；

垫，其耦合到所述第一p+区；及

第二二极管，其与所述本征二极管并联耦合在所述垫与n型漂移区之间。

2.根据权利要求1所述的晶体管，其进一步包含形成在所述n型区中的n+区，其中所述第二二极管连接到所述n+区。

3.根据权利要求1所述的晶体管，其中所述第二二极管是由在深n型环内形成的第二p+区形成，所述深n型环围绕在所述半导体衬底中形成的晶体管。

4.根据权利要求1所述的晶体管，其中所述第二二极管是在所述半导体衬底中形成的分立式二极管装置。

5.根据权利要求1所述的晶体管，其进一步包括与所述垫及所述第一p+区串联耦合的电阻装置。

6.根据权利要求3所述的晶体管，其中所述深n型环与所述第一p+区的部分重叠，使得所述pnp结构的增益减小。

7.根据权利要求1所述的晶体管，其具有至少一个指状物，其中所述至少一个指状物具有线性拓扑结构。

8.根据权利要求1所述的晶体管，其是绝缘栅双极晶体管IGBT，且进一步包括在所述第二n型区中形成的第三p+区；

其中所述第一p+区充当所述IGBT的阳极；且

其中所述第三p+区充当所述IGBT的阴极。

9.一种用于在集成电路中制造晶体管的方法，所述方法包括：

在半导体衬底的外延层中形成延伸n型区；

将p型区条带扩散到所述半导体衬底的所述外延层中，且将基本上平行的n型区条带扩散到所述延伸n型区中，使得沟道区条带经定位基本上平行于所述p型区条带及所述n型区条带且位于所述p型区条带与所述n型区条带之间；

在所述n型区条带中形成p+区；

在所述半导体衬底上制造二极管；及

形成互连件以将所述二极管的阳极耦合到所述p+区。

10.根据权利要求9所述的方法，其进一步包含在所述半导体衬底上制造电阻元件；且

其中形成所述互连件以将所述电阻元件与所述二极管的所述阳极及所述晶体管的所述p+区串联耦合。

11.一种晶体管，其包括：

半导体衬底；

n型延伸区，其在所述半导体衬底内与p型dwell区相邻；

n型区，其形成在所述p型dwell区内；

绝缘导电栅极，其位于所述p型dwell区上，所述绝缘导电栅极经配置以控制所述p型dwell区中的沟道区；

深n型层，其在所述半导体衬底中隐埋在所述n型延伸区下方；

重掺杂深n型区，其与所述n型延伸区相邻，其中所述重掺杂深n型区与所述深n型层接触；及

p+区，其在所述重掺杂深n型区中形成。