[发明专利]一种分布式多功能层结构的FPGA芯片

说明书

本发明涉及一种分布式多功能层结构的FPGA芯片，包括：至少一个功能单元、至少一个预分配管理器和多个连线段。至少一个功能单元中的每个功能单元包括一个第一功能模块CPE和一个第二功能模块PLF。至少一个预分配管理器之间可通过多个连线段中的一个连线段连接。通过配置至少一个预分配管理器，可以改变多个连线段的数据传输方向。至少一个功能单元与至少一个预分配管理器通过常规线连接。同一功能单元中相邻第一功能模块CPE和第二功能模块PLF通过交叉互联线相连。第二功能模块之间通过常规的绕线系统彼此互连。本发明能在单芯片上实现多种不同的功能区块，不同区块之间可以从电路的任意位置连接，保证连接的低延时。能实现较高的FPGA利用率，降低芯片的功耗，增加逻辑门数。

技术领域

本发明涉及一种FPGA芯片，尤其是涉及一种分布式多功能层结构的FPGA芯片。

背景技术

传统可编程器件主要由逻辑单元阵列和布线结构构成。是一个4x4的可编程器件。功能模块4包括绕线模块(Routing block，RB)和逻辑模块(Logic block，LB)。其中，RB由多个不同位宽的多路选通器mux组成，而LB由多个查表器，寄存器，加法器组成。在垂直方位连接两个RB的连线1,方位可由南向北或者由北向南，长度可跨越1-18个RB+LB。在水平方位连接两个RB的连线3,方位可由东向西或者由西向东，长度可跨越1-18个RB+LB。在同一个功能模块中存在连接RB和LB的连线2。

因为布线结构固定，传统FPGA的冗余超过50％，有面积过大，功耗过高，金属层次太多等缺点。优点是相邻RB连线资源丰富，连线结构简单，延时小。传统的架构限制了做更大尺寸的器件，以及更快的运行速度。

发明内容

本发明为通过在单芯片上实现2种或多种不同的功能区块，保证连接的低延时。同时实现较高的FPGA利用率，增加单位面积的逻辑门数，降低芯片的功耗。

为实现上述目的，本发明提供了一种分布式多功能层结构的FPGA芯片，包括：至少一个功能单元、至少一个预分配管理器和多个连线段。至少一个功能单元中的每个功能单元包括一个第一功能模块CPE和一个第二功能模块PLF。至少一个预分配管理器之间可通过多个连线段中的一个连线段连接。通过配置至少一个预分配管理器，可以改变多个连线段的数据传输方向。至少一个功能单元与至少一个预分配管理器通过常规线连接。同一功能单元中相邻第一功能模块CPE和第二功能模块PLF通过交叉互联线相连。第二功能模块之间通过常规的绕线系统彼此互连。

优选地，至少一个功能单元的第一功能模块CPE之间通过连线段和预分配管理器相连接，构成第一层网络，相邻第二功能模块PLF之间通过传统FPGA连线相连接，构成第二层网络。

优选地，至少一个功能单元包括第一功能单元和第二功能单元；第二功能模块PLF具体包括：第一层多路选择器、第二层多路选择器和逻辑元件。第一功能单元的第一功能模块CPE将数据进行逻辑运算后，传递给第一功能单元的第一层多路选择器，以便选路到第二功能单元的第二功能模块。

优选地，至少一个功能单元包括第一功能单元和第二功能单元；第二功能模块PLF具体包括：第一层多路选择器、第二层多路选择器和逻辑元件。第一功能单元的的第一功能模块CPE将数据进行选通后，传递给第一功能单元的第一层多路选择器，以便选路到第二功能单元的第二功能模块。

优选地，第二功能模块PLF具体包括：第一层多路选择器、第二层多路选择器和逻辑元件。第一功能模块CPE将数据进行逻辑运算后，传递给第二层多路选择器，第二层多路选择器输出传递给逻辑元件，逻辑元件对数据执行运算功能。

优选地，第二功能模块PLF具体包括：第一层多路选择器、第二层多路选择器和逻辑元件。第一功能模块CPE将数据进行选通后，传递给第二层多路选择器，第二层多路选择器输出传递给逻辑元件，逻辑元件对数据执行运算功能。