[发明专利]一种低功耗编程字线电压产生电路

说明书

技术领域

本发明涉及半导体集成电路领域，且特别涉及一种低功耗编程字线电压产生电路。

背景技术

闪存是一种可以进行多次数据写入(Program)、读出(Read)与清除(Erase)等动作的非挥发性内存(Non-Volatile Memory)，由于储存于其中的数据不会因为电源供应的中断而消失，且易于经过清除与写入动作来变更其所储存数据的特性，因而普遍地应用于个人计算机等电子设备中。

典型的闪存是由许多的快闪存储单元(Flash Cell)所组成，每一快闪存储单元则通常用来储存一个位的数据。快闪存储单元的结构以掺杂的多晶硅制作浮栅极(Floating Gate)与控制栅极(Control Gate)，而浮栅极与控制栅极之间则以介电层相隔，且浮栅极与基底间以穿隧氧化层(Tunnel Oxide)相隔。当对快闪存储单元进行写入/清除数据的操作时，于其控制栅极与漏极施加偏压，以使电子注入浮栅极或将电子从浮栅极拉出。而当读取快闪存储单元中的数据时，则于控制栅极上施加一字线电压(Word-Line Voltage)，此时浮栅极的带电状态会影响其下信道(Channel)的开/关状态，而此信道的开/关状态即为判读数据值“0”或“1”的依据。

对存储单元进行快速读写，一直是高速存储器芯片(如flash等)的追求目标。存储单元的字线上的读写操作字线电压建立时间是制约读写速度的重要因素，因此，对于存储器来说，字线电压产生电路尤为重要。

分栅式闪存在编程时字线加1.5V电压，该电压由内部电荷泵电路产生一个高压经过电压调制电路产生。而电荷泵转换效率最终导致该模块功耗很大，不利于低功耗设计。

传统的编程字线电压(VGP)产生电路参考图1所示，该电路由误差放大器AMP，PMOS传输管和电阻分压电路组成。功耗主要由误差放大器(I2)和分压电路(I1)组成，由VD25供电。VD25由电荷泵产生，由于电荷泵转换效率较低，该电路对应电源电压功耗很大。

发明内容

本发明提出一种低功耗编程字线电压产生电路，减小了编程时字线电压产生电路的功耗，从而减小了整个编程过程中的功耗，适用于低功耗的设计。

为了达到上述目的，本发明提出一种低功耗编程字线电压产生电路，包括：误差放大器，PMOS、NMOS和电阻分压电路，其中所述误差放大器的输出端连接于所述NMOS的栅极，所述NMOS的漏极连接于所述PMOS的漏极和所述电阻分压电路，所述NMOS的源级接地，所述PMOS的源级连接于电荷泵供电，所述误差放大器连接于电源电压供电。

进一步的，所述字线电压输出线路连接于所述PMOS和NMOS的漏极连接线上。

进一步的，所述PMOS的栅极接地。

进一步的，所述电阻分压电路包括串联连接的第一分压电阻和第二分压电阻。

进一步的，所述第一分压电阻的一端连接于所述PMOS和NMOS的漏极连接线上，另一端连接于所述第二分压电阻的一端，所述第二分压电阻的另一端接地。

进一步的，所述第一分压电阻和第二分压电阻中间的连线连接于所述误差放大器的输入端。

本发明提出的低功耗编程字线电压产生电路，通过误差放大器，PMOS、NMOS和电阻分压电路的组合，其中误差放大器由电源电压供电，从而减小VD25的负载电流，本发明减小了编程时字线电压产生电路的功耗，从而减小了整个编程过程中的功耗，适用于低功耗的设计。

附图说明

图1所示为现有技术中编程字线电压产生电路结构示意图。

图2所示为本发明较佳实施例的低功耗编程字线电压产生电路结构示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

请参考图2，图2所示为本发明较佳实施例的低功耗编程字线电压产生电路结构示意图。本发明提出一种低功耗编程字线电压产生电路，包括：误差放大器100，PMOS 200、NMOS 300和电阻分压电路400，其中所述误差放大器100的输出端连接于所述NMOS 300的栅极，所述NMOS 300的漏极连接于所述PMOS 200的漏极和所述电阻分压电路400，所述NMOS 300的源级接地，所述PMOS 200的源级连接于电荷泵的VD25供电，所述误差放大器100连接于电源电压VDD供电。