[发明专利]管理安全性集成电路状态的装置及其方法

说明书

本发明公开一种管理安全性集成电路状态的装置及其方法。此装置包括一非易失性存储器及一控制器。该控制器是被配置为于该非易失性存储器存储一状态阵列，其包括多个字。于各字中，一个或多个位被配置为锁定位。该控制器进一步被配置基于该状态阵列的锁定位设置该装置的一操作状态。通过(i)比对该字中的该锁定位的对应的锁定值以判定于该状态阵列中的各字是被锁定或被解锁，(ii)如果状态阵列中的所有字都被判定为被锁定，则设置该设备为一锁定状态，(iii)如果状态阵列中的所有字都被判定为被解锁，则设置该设备为一解锁状态，且(iv)如果一个或多个字被发现为被锁定，且一个或多个字被发现为被解锁，设置该设备为一错误状态。

技术领域

本发明是关于一种安全性数据存储的技术领域，且特别是关于一种管理安全性集成电路状态的装置及其方法。

背景技术

在不同的系统及应用中，安全性集成电路是存储敏感数据，例如：存储于快闪存储器或其他非易失性存储器(NVM)中。现有技术中，有不同技术是用于避免非易失性存储器中的数据被未授权的存存取。例如，美国专利8,151,072,其所揭露的内容通过引用并入本文，所描述的电子装置包括一具有多个字1…N的非易失性存储器，其存取和/或写入的权限可以被锁定。保护暂存器是由二保护字A和B所形成，两个保护字A和B可根据在该可编程存储器中字1…N的连续锁定状态而可选地启动和非启动。保护暂存器的状态是通过启动字而定义。在初始主动字的内容被复制到非启动字之前，初始启动字不会被删除。当初始主动字的内容根据锁定命令而改变，保护暂存器的初始被动字变成主动字。

美国专利9,202,073，其公开内容通过引用并入本文，描述了于集成电路上保护、遮蔽数据或敏感信号的安全性措施。根据其所揭露的系统和方法，当存取权限未被锁定时允许擦除敏感数据，于正常操作时通过直接或间接的手段锁定存取敏感数据的通道，并遮蔽敏感信号免于侵入式的探测或操作。

美国专利9,262,259,其公开内容通过引用并入本文，描述了一次性的可编程(One-Time Programmable)集成电路的安全保护技术。其揭露的示范方法包含：取样多个OTP存储器阵列的数值，并对OTP存储器阵列的取样数值之间进行比较，以及将每一OTP存储器阵列的取样数值与未编程的OTP存储器阵列内的数值进行比较。此方法进一步包含根据取样数值的比较结果决定集成电路是否发生错误。

美国专利5,954,818，其公开内容通过引用并入本文，其描述于包括第一和第二存储器阵列的一快闪存储器装置中写入存储器元件的一种方法，该第一存储器阵列包括多个存储器模组。该独立的第二存储器阵列包括分别对应多个存储器区块的区块锁定位(blocklock-bit)。写入第一存储器阵列的存储器区块的一的存储器元件的方法包括发出写入存储器元件的命令，判断独立的第二存储器阵列中相应的区块锁定位是否被设置，如果相应的区块锁定位未设置，则可写入存储器元件。

美国专利6,073,243，其公开内容通过引用并入本文，其描述一快闪存储器装置包括一第一存储器阵列、区块锁定电路、以及控制电路。存储器阵列包括多个存储器区块。区块锁定电路包括多个区块锁定位及一主要锁定位。各区块锁定位是对应于至少一存储器模组，并指出该对应的存储器模组是否被锁定。主要锁定位是指出多个锁定位是否被锁定。控制电路被配置为接收一通行码以使该控制电路覆写该主要锁定位。

发明内容

本发明提供了一种管理安全性集成电路状态的装置及其方法，用于防止未经授权地存取安全性集成电路中数据，保全性集成电路(IC)状态管理。