[发明专利]垂直结构UMOSFET器件及其制作方法

权利要求书

1.一种垂直结构UMOSFET器件，其特征在于包括：

第一导电类型半导体层；

第二导电类型半导体层，其设置在第一导电类型半导体层的第一表面；

具有第一导电类型的源区层，其形成在第二导电类型半导体层内；

源极，其设置在第二导电类型半导体层上，且同时与第二导电类型半导体层及源区层电性连接；

栅极，其设置在槽状结构内，所述槽状结构顶端设置于源区层表面，底端穿入第一导电类型半导体层，且在所述槽状结构的内壁与栅极之间还设置有钝化层；以及

漏极，其与第一导电类型半导体层的第二表面连接，所述第一表面与第二表面相背对设置。

2.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于还包括衬底，所述第一导电类型半导体层、漏极分别设置在衬底的相背对的两侧表面上；优选的，所述衬底选用GaN衬底；优选的，所述衬底选用低掺杂GaN衬底，其掺杂浓度在1E16cm^-3量级，位错密度＜5×10⁶cm^-3，表面粗糙度＜0.2nm。

3.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于：所述槽状结构上端形成在源区层表面，下端穿入第一导电类型半导体层；优选的，所述槽状结构的侧壁与底壁相垂直。

4.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于：所述源区层是通过对第二导电类型半导体层的选定区域进行掺杂而形成。

5.根据权利要求1-4中任一项所述的垂直结构UMOSF ET器件，其特征在于：所述第一导电类型半导体层为低掺杂N^-漂移层；优选的，所述低掺杂N^-漂移层是C或者Fe掺杂的，且掺杂浓度≤2E16cm^-3；优选的，所述低掺杂N^-漂移层的厚度>6μm而≤100μm。

6.根据权利要求5所述的垂直结构UMOSFET器件，其特征在于：所述第二导电类型半导体层为高掺杂P⁺沟道层；优选的，所述高掺杂P⁺沟道层的厚度≥200nm而≤100μm；优选的，所述高掺杂P⁺沟道层是Mg掺杂的，且掺杂浓度≥2E18cm^-3。

7.根据权利要求6所述的垂直结构UMOSFET器件，其特征在于：所述源区层为高掺杂N⁺源区层；优选的，所述源区层是通过对第二导电类型半导体层的选定区域进行Si离子注入而形成，且掺杂浓度≥2E18cm^-3。

8.根据权利要求1-4、6-7中任一项所述的垂直结构UMOSFET器件，其特征在于：所述源极分布于栅极两侧；和/或，所述源极和漏极分别与电源的低电位和高电位连接；和/或，所述UMOSFET器件的元胞包括六边形元胞。

9.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于所述钝化层的材质包括Al₂O₃、氮化硅、AlN或HfO₂中的任一种或两种以上的组合。

10.根据权利要求1-9任一项所述的垂直结构UMOSFET器件的制作方法，其特征在于包括：在第一导电类型半导体层的第一表面设置第二导电类型半导体层；

对第二导电类型半导体层的选定区域进行掺杂，从而在第二导电类型半导体层内形成具有第一导电类型的源区层；

对源区层进行加工而形成槽状结构，并使槽状结构的底端穿入第一导电类型半导体层；以及制作源极、漏极及栅极。

11.根据权利要求10所述的制作方法，其特征在于还包括：

提供衬底，并以所述衬底的局部区域作为第一导电类型半导体层。