[发明专利]级电路及使用级电路的扫描驱动器

权利要求书

1.一种级电路，所述级电路包括：

输入单元，构造为通过使用输入至第一输入端子的移位脉冲或栅极开始脉冲、输入至第二输入端子的第一时钟信号、输入至第三输入端子的第二时钟信号、输入至第一电源输入端子的第一电源和输入至第二电源输入端子的第二电源来控制第一节点的电压和第二节点的电压；以及

第一输出单元，构造为从第四输入端子接收第三时钟信号、从所述第二电源输入端子接收所述第二电源并且与所述第一节点的所述电压和所述第二节点的所述电压对应地将高电平扫描信号输出至第一输出端子，

其中，所述高电平扫描信号的宽度与所述第三时钟信号的高电平的宽度相同并且与所述第一时钟信号和所述第二时钟信号中的每者的低电平的宽度不同，并且

所述第一时钟信号和所述第二时钟信号中的每者的所述低电平是用以开启晶体管的栅极导通电压。

2.如权利要求1所述的级电路，其中，响应于被设定为第一级的第i级电路，将所述栅极开始脉冲供应至所述第一输入端子；否则，将所述移位脉冲从第(i-1)级供应至所述第一输入端子，其中，i为自然数。

3.如权利要求1所述的级电路，其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号具有相同的周期。

4.如权利要求3所述的级电路，其中，所述第一时钟信号和所述第二时钟信号具有50％的占空比，所述第二时钟信号被设定为通过使所述第一时钟信号反相获得的信号。

5.如权利要求4所述的级电路，其中，所述第三时钟信号在一个周期的第一时间段期间被设定为所述高电平，并且在比所述第一时间段更长的第二时间段期间被设定为低电平。

6.如权利要求5所述的级电路，其中，所述第三时钟信号的高电平时间段与所述第一时钟信号的高电平时间段叠置。

7.如权利要求1所述的级电路，其中，所述第一电源被设定为栅极截止电压，所述第二电源被设定为所述栅极导通电压。

8.如权利要求1所述的级电路，其中，所述第一输出单元包括：

第一晶体管，连接在所述第四输入端子和所述第一输出端子之间并包括连接至所述第一节点的栅电极；

第二晶体管，连接在所述第一输出端子和所述第二电源输入端子之间并包括连接至所述第二节点的栅电极；以及

第一电容器，连接在所述第二节点和所述第一输出端子之间。

9.如权利要求1所述的级电路，其中，所述输入单元包括：

第三晶体管，连接在所述第一电源输入端子和第三节点之间并包括连接至所述第二输入端子的栅电极；

第四晶体管，连接在所述第三节点和所述第三输入端子之间并包括连接至第四节点的栅电极；

第五晶体管，连接在所述第四节点和所述第一输入端子之间并包括连接至所述第二输入端子的栅电极；

第六晶体管，连接在所述第一电源输入端子和所述第二节点之间并包括连接至所述第三节点的栅电极；

第七晶体管，连接在所述第二节点和所述第二电源输入端子之间并包括连接至所述第二输入端子的栅电极；

第八晶体管，连接在所述第一电源输入端子和所述第一节点之间并包括连接至所述第二节点的栅电极；

第九晶体管，连接在所述第一节点和所述第二电源输入端子之间并包括连接至所述第三节点的栅电极；以及

第二电容器，连接在所述第三节点和所述第四节点之间。

10.如权利要求9所述的级电路，其中，所述输入单元构造为将所述第三节点的电压或所述第一节点的所述电压作为所述移位脉冲供应至后一级。

11.如权利要求9所述的级电路，所述级电路还包括第二输出单元，所述第二输出单元构造为从第五输入端子接收第五时钟信号，从所述第一电源输入端子接收所述第一电源，并与所述第二节点的所述电压和所述第四节点的电压对应地将低电平扫描信号输出至第二输出端子。