[发明专利]半导体芯片封装和叠层封装在审
| 申请号： | 201711303574.6 | 申请日： | 2017-12-08 |
| 公开（公告）号： | CN108281408A | 公开（公告）日： | 2018-07-13 |
| 发明（设计）人： | 蔡宪聪;王学德 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 何青瓦 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 接合焊盘 导电浆料 半导体芯片封装 半导体裸片 叠层封装 中心区域 钝化层 接合线 基板 开口 引线接合工艺 弹性特性 侧边缘 上表面 源表面 暴露 短路 裸片 施加 印刷 覆盖 恢复 | ||
1.一种半导体芯片封装，其特征在于，包括：
基板；
安装在所述基板上的半导体裸片，其中所述半导体裸片包括设置在所述半导体裸片的有源表面上的接合焊盘以及覆盖所述接合焊盘周边的钝化层，其中所述钝化层中的接合焊盘开口暴露于所述接合焊盘的中心区域；
导电浆料柱，印刷在所述接合焊盘暴露的中心区域上；以及
接合线，固定在所述导电浆料柱的上表面。
2.根据权利要求1所述的半导体芯片封装，其特征在于，所述导电浆料柱完全填满所述接合焊盘开口，其中所述导电浆料柱的外围侧壁与所述钝化层直接接触。
3.根据权利要求1所述的半导体芯片封装，其特征在于，所述导电浆料柱不完全填满所述接合焊盘开口，其中所述导电浆料柱的外围侧壁不与所述钝化层直接接触。
4.根据权利要求1所述的半导体芯片封装，其特征在于，还包括涂覆在所述导电浆料柱的上表面上的导电层。
5.根据权利要求1所述的半导体芯片封装，其特征在于，还包括在所述基板上模制的密封剂材料。
6.根据权利要求1所述的半导体芯片封装，其特征在于，所述接合焊盘是铝接合焊盘。
7.一种半导体芯片封装，其特征在于，包括：
基板；
安装在所述基板上的半导体裸片，其中所述半导体裸片包括设置在所述半导体裸片的有源表面上的接合焊盘以及覆盖所述接合焊盘周边的钝化层，其中所述钝化层中的接合焊盘开口暴露于所述接合焊盘的中心区域；
导电浆料柱，印刷在所述接合焊盘暴露的中心区域上；
导电迹线，印刷在所述钝化层上并与所述导电浆料柱电连接；
再分布接合焊盘，印刷在所述钝化层上，其中再分布接合焊盘通过所述导电迹线与所述导电浆料柱电连接；以及
接合线，固定在所述再分布接合焊盘的上表面。
8.根据权利要求7所述的半导体芯片封装，其特征在于，所述导电浆料柱在结构上与所述导电迹线和所述再分布接合焊盘成一体。
9.根据权利要求7所述的半导体芯片封装，其特征在于，还包括在所述钝化层上的绝缘层，并且其中所述绝缘层覆盖所述导电浆料柱、所述导电迹线和所述再分布接合焊盘，并且其中所述绝缘层包括开口露出所述再分布接合焊盘。
10.根据权利要求9所述的半导体芯片封装，其特征在于，所述绝缘层包括塑封材料。
11.根据权利要求7所述的半导体芯片封装，其特征在于，还包括印刷在所述钝化层上的无源元件。
12.一种叠层封装，其特征在于，包括：
底部封装，安装在基板上的第一半导体裸片和安装在基板的下表面上的多个焊球，其中所述第一半导体裸片由第一塑封材料包封；
导电迹线，印刷在所述第一塑封材料上的；以及
第二半导体裸片，安装在所述第一塑封材料上。
13.根据权利要求12所述的叠层封装，其特征在于，所述第一半导体裸片通过接合线与所述基板电连接。
14.根据权利要求12所述的叠层封装，其特征在于，所述第一半导体裸片是倒装芯片。
15.根据权利要求12所述的叠层封装，其特征在于，所述导电迹线包括接合指。
16.根据权利要求15所述的叠层封装，其特征在于，还包括将所述第二半导体裸片电连接到所述接合指的接合线。
17.根据权利要求12所述的叠层封装，其特征在于，还包括包封所述第二半导体裸片的第二塑封材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711303574.6/1.html，转载请声明来源钻瓜专利网。
