[发明专利]一种晶振电路

说明书

本发明实施例公开了一种晶振电路，包括：晶振模块和加速起振模块，晶振模块包括第一电流源、第一电流镜和负阻器件；第一电流镜的输入端与第一电流源电连接，输出端与负阻器件的第一连接端电连接，负阻器件的第二连接端接地；加速起振模块包括放大单元、开关单元以及峰值检测单元；放大单元的控制端与第一电流源电连接，第一连接端与开关单元的第一连接端电连接，第二连接端与第一电平端电连接；开关单元的第二连接端与负阻器件的第一连接端电连接，控制端与峰值检测单元的输出端电连接；峰值检测单元的输入端与负阻器件的控制端电连接。本发明实施例提供的技术方案，可解决现有晶振电路起振速度慢，相位噪声大的问题。

技术领域

本发明实施例涉及电子电路技术领域，尤其涉及一种晶振电路。

背景技术

社会及科技发展至今，尤其伴随大数据的兴起，各行各业都处于数据量高速增长的阶段。数据量的增长除对存储容量、计算速度提出更高要求外，高速的数据传输也是一项关键要求。高速数据传输不但要求数据的精确性，对传输数据的主要功能模块的开启与关断速度，芯片的唤醒速度都有很高的要求，同时又不能增加过多功耗，芯片保持低功耗设计。高速数据处理电路需要高速参考时钟，参考时钟的精度及起振速度直接影响芯片的唤醒速度及精度。

参考时钟可由石英晶体产生，石英晶体可等效高品质电感电容串并联谐振腔，石英晶体配合包含放大器的晶振电路可以构成稳定度很好的时钟生成电路，一般叫做晶体振荡器。石英晶体必须依靠包含放大器的晶振电路来驱动，但是晶振电路设计不合理可能会使得晶振起振速度慢，功耗大，或者具有相位噪声的问题，从而影响了芯片的唤醒速度，增加了芯片唤醒的功耗，降低了芯片处理数据的精度。

发明内容

本发明提供一种晶振电路，以解决现有晶振电路起振速度慢，相位噪声大的问题。

本发明实施例提供了一种晶振电路，包括：

晶振模块和加速起振模块，所述晶振模块包括第一电流源、第一电流镜和负阻器件；

所述第一电流镜的输入端与所述第一电流源电连接，输出端与所述负阻器件的第一连接端电连接，所述负阻器件的第二连接端接地，所述负阻器件的控制端和第一连接端分别与晶振的第一连接端和第二连接端电连接；

所述加速起振模块包括放大单元、开关单元以及峰值检测单元；

所述放大单元的控制端与所述第一电流源电连接，第一连接端与所述开关单元的第一连接端电连接，第二连接端与所述第一电平端电连接，用于对晶振的振荡信号进行放大；

所述开关单元的第二连接端与所述负阻器件的第一连接端电连接，控制端与所述峰值检测单元的输出端电连接；所述峰值检测单元的输入端与所述负阻器件的控制端电连接。

本发明实施例提供的晶振电路，在晶振模块的基础上，增加了加速起振模块，用于加快晶振的起振速度。所述晶振模块包括第一电流源、第一电流镜以及负阻器件，第一电流源的电流经过第一电流镜的放大，而后为负阻器件提供电流，负阻器件用于为晶振提供负阻，晶振的两端分别与负阻器件的控制端和第一连接端电连接；加速起振模块包括放大单元、开关单元以及峰值检测单元，放大单元控制端与第一电流源电连接，第一连接端与开关单元电连接，第二连接端接高电平，从而对第一电流源输出的电流进行进一步的放大，开关单元用于将所述放大单元接入晶振电路，为负阻器件提供更大的电流，加速晶振的起振，峰值检测单元用于检测晶振的振荡信号的峰值，并在峰值大于设定阈值时，控制开关单元断开放大单元与晶振电路的连接，当然，当峰值小于设定阈值时，控制开关单元又会控制放大单元对电流信号进行放大。本实施例中提供的晶振电路，能够在开始起振时，达到加速起振的目的，并且在晶振信号达到要求数值时，关闭放大单元，进入小电流模式，优化相位噪声，并能显著降低电路的非线性失真现象。

附图说明

图1是现有技术提供的一种晶振电路的结构示意图；

图2是本发明实施例提供的一种晶振电路的结构示意图；