[发明专利]支持冷备份应用的CMOS输出缓冲电路

权利要求书

1.一种支持冷备份应用的CMOS输出缓冲电路，其特征在于，所述CMOS输出缓冲电路包括第一NMOS管、第二NMOS管、第三NMOS 管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和与非门，其中：

所述第一PMOS管的源极以及所述第四PMOS管的源极与所述CMOS输出缓冲电路的电源电性相连；

所述第一NMOS管的栅极与所述与非门的输出端电性连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极、所述第二PMOS管的漏极、所述第一PMOS管的漏极以及所述第七PMOS管的源极均与所述CMOS输出缓冲电路的输出端口电性连接；

所述第一PMOS管、所述第二PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、所述第七PMOS管的衬底与所述第四PMOS管的漏极、所述第五PMOS管的源极、所述第六PMOS管的源极电性连接；

所述第三PMOS管的源极、栅极和衬底与所述第一PMOS管的栅极电性连接；

所述第七PMOS管的漏极与所述第八PMOS管的源极电性相连，所述第八PMOS管的漏极、栅极和衬底与所述第四PMOS管的栅极、所述第四NMOS管的漏极电性相连；

所述第四NMOS管的源极与所述第五NMOS管的漏极电性相连，所述第五NMOS管的衬底与所述第四NMOS管的衬底、所述第五NMOS管的源极电性相连，所述第五NMOS管的源极接地；

所述第五PMOS管的漏极、所述第六PMOS管的漏极以及所述第二NMOS管的漏极均与所述第一PMOS管的栅极电性相连；

所述第二NMOS管的源极与所述第三NMOS管的漏极电性相连，所述第二NMOS管的衬底与所述第三NMOS管的衬底以及所述第三NMOS管的源极电性相连，所述第二NMOS管的源极接地。

2.根据权利要求1所述的CMOS输出缓冲电路，其特征在于，所述第二PMOS管的栅极、所述第五PMOS管的栅极、所述第七PMOS管的栅极、所述第三NMOS管的栅极、所述第四NMOS管的栅极接第一使能信号；

所述与非门的第一输入端接第二使能信号，所述与非门的第二输入端接内部电路输出的数据信号；

所述第二NMOS管的栅极、第六PMOS管的栅极接所述数据信号。

3.根据权利要求2所述的CMOS输出缓冲电路，其特征在于，

当所述CMOS输出缓冲电路在所述电源掉电前，所述第一使能信号为低电平，所述第二使能信号为高电平时，所述第一NMOS管、所述第三NMOS管和所述第四NMOS管均处于关闭状态，所述第二PMOS管和所述第七PMOS管均处于导通状态，所述电源电压下降，所述输出端口的端口电压高于所述电源，电流通过所述第二PMOS管和所述第三PMOS管对所述第一PMOS管充电至所述端口电压，使所述第一PMOS管截止以断开所述输出端口至所述电源的第一通路；电流通过所述第七PMOS管和所述第八PMOS管对所述第四PMOS管充电至所述端口电压，使所述第四PMOS管截止以断开所述输出端口到所述电源的第二通路；

在所述CMOS输出缓冲电路中的电源掉电过程中和电源掉电后，所述CMOS输出缓冲电路的输出端口上存在静态或动态信号，所述输出端口不存在到所述电源的漏电通路。

4.根据权利要求3所述的CMOS输出缓冲电路，其特征在于，所述输出端口上存在的动态信号的范围为-0.3V~(VDD+1V)，VDD为所述CMOS输出缓冲电路中的电源的电压值。