[发明专利]一种高速互联接口的自动化检错机制

权利要求书

1.一种通过高速接口互联的系统，其特征在于：该系统包括了多个芯片，芯片内包括了高速接口，芯片间通过高速接口互联。

2.根据权利要求1所述的系统，其特征在于：每个芯片都还包括了设计模块、数据选择模块、接收统计模块、回传模块、发送统计模块。

3.根据权利要求1-2任一项所述的系统，其特征在于：高速接口包括了发送模块、接收模块。

4.根据权利要求1-2任一项所述的系统，其特征在于：其中，高速接口为Xilinx的高速接口Aurora。

5.根据权利要求1-2任一项所述的系统，其特征在于：芯片为FPGA芯片。

6.一种根据权利要求1-5任一项所述的系统的高速接口自动化检错方法，其特征在于：该方法包括了如下步骤：

第一步：上电后，检测高速互联接口是否互联成功，若不成功，则继续等待高速接口成功互联；

第二步：若高速互联接口互联成功，设计模块将接收到的数据发送给接收统计模块，接收统计模块对其进行个数统计，同时，将发送的数据发送给发送统计模块，发送统计模块对其进行个数统计；

第三步：若需要进行数据比对，则通过I2C接口告知设计模块需要进行数据比对；

第四步：若回传模块接收到需要进行数据比对的命令，则回传模块将发送的数据个数跟接收的数据个数，经过数据选择模块的选择，通过高速接口模块发送到对端的芯片中；

第五步：回传模块接收完预设定的回传个数后，便对数据个数比对，给出比对结果。