[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底、位于基底上的栅极、以及位于栅极两侧的基底内的源漏掺杂区，基底上还具有覆盖栅极顶部和侧壁的介质层，源漏掺杂区表面具有贯穿介质层厚度的导电层；去除部分厚度的介质层，露出导电层的顶部和部分侧壁，且剩余介质层顶部高于栅极顶部；在介质层顶部、导电层顶部及侧壁上形成侧墙层；回刻蚀去除位于相邻导电层间的部分介质层顶部上的侧墙层，在相邻导电层相对的侧壁上形成侧墙；以侧墙为掩膜，刻蚀位于相邻导电层之间的介质层直至露出栅极顶部，在介质层内形成通孔；形成填充满通孔的金属层，且金属层位于相邻导电层之间。本发明能够提高形成的金属层的位置精确度，改善半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。

鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

然而，现有技术形成的半导体结构的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，使金属层与相邻源漏掺杂区间的栅极有效区域通过直接相接触的方式实现电连接，且提高所述金属层的位置精度，避免金属层与源漏掺杂区表面的导电层发生短路。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底、位于所述基底上的栅极、以及位于所述栅极两侧的基底内的源漏掺杂区，所述基底上还具有覆盖所述栅极顶部和侧壁的介质层，所述源漏掺杂区表面具有贯穿所述介质层厚度的导电层；去除部分厚度的所述介质层，露出所述导电层的顶部和部分侧壁，且剩余介质层顶部高于所述栅极顶部；在所述介质层顶部、所述导电层顶部及侧壁上形成侧墙层；回刻蚀去除位于相邻所述导电层之间的部分介质层顶部上的侧墙层，在相邻导电层相对的侧壁上形成侧墙；以所述侧墙为掩膜，刻蚀位于相邻导电层之间的介质层直至露出所述栅极顶部，在所述介质层内形成通孔；形成填充满所述通孔的金属层，且所述金属层位于相邻导电层之间。

可选的，所述侧墙层厚度为1nm～20nm。

可选的，形成所述通孔的步骤中，刻蚀所述介质层的工艺对所述侧墙和所述介质层的刻蚀选择比小于0.8。

可选的，所述侧墙层的材料为氮化硅、碳化硅、碳氮化硅或氮氧化硅。

可选的，形成所述侧墙的工艺步骤包括：形成覆盖部分所述侧墙层表面的光刻胶层；以所述光刻胶层为掩膜，去除位于相邻所述导电层之间的部分介质层顶部上的侧墙层，在相邻导电层侧壁上形成侧墙；去除所述光刻胶层。

可选的，所述光刻胶层暴露出位于相邻导电层之间的侧墙层，且还暴露出导电层部分顶部的侧墙层；其中，回刻蚀所述暴露出的侧墙层，形成所述侧墙。

可选的，所述金属层覆盖所述侧墙侧壁，且所述金属层顶部与所述侧墙顶部齐平。

可选的，形成所述通孔后，所述侧墙覆盖所述介质层露出的所述导电层的整个侧壁；形成所述金属层的工艺步骤包括：形成填充满所述通孔的金属膜，且所述金属膜覆盖所述导电层顶部及所述侧墙顶部；去除部分厚度的所述金属膜，使剩余所述金属膜顶部与所述导电层顶部齐平，形成所述金属层。

可选的，形成所述金属膜前，所述形成方法还包括：在所述通孔底部及侧壁、所述侧墙顶部及侧壁形成金属粘合层。

可选的，所述形成方法还包括：去除高于所述金属层顶部的侧墙层以及金属粘合层。