[发明专利]具有设计测试元件的电路

说明书

在此揭示一种具有设计测试元件的电路的各种实例和用于测试电路的技术。电路包括耦合到扫描多工器和路径选择多工器的数据输入。电路还包括耦合到扫描多工器的扫描输入，并且扫描输入接收扫描图案的值。电路进一步包括扫描闩锁器，用于储存上述的值，扫描闩锁器具有耦合到扫描多工器的输入和耦合到路径选择多工器的输出。扫描多工器从数据输入和扫描输入中选择第一信号，并且向扫描闩锁器的输入提供第一信号。路径选择多工器从数据输入和扫描闩锁器的输出中选择第二信号，并且向电路的数据输出提供第二信号。

技术领域

本发明实施例是有关一种电路；特别是关于一种具有设计测试元件的电路。

背景技术

在同步电路中，诸如闩锁器(latch)的记忆元件捕获数据，并根据时脉信号(clocksignal)而改变状态。每个记忆元件可以接收时脉信号的不同副本，并且正确同步这些元件可能需要仔细对准每个时脉信号副本的边缘。因为记忆元件之间的时脉边缘变化会影响性能，所以用于分配信号的时脉驱动、缓冲器，中继器，路由、以及其他时脉资源，被分配了大量的功率和布局规划预算。在一个实例中，在发送闩锁器和接收闩锁器之间的时脉偏斜(clock skew)影响两闩锁器之间的组合逻辑可用的时间量，并且过度的偏斜可能导致数据在周期中到达接收闩锁器太晚而无法被准确地捕获。通过这种方式，时脉树的坚固性可能直接影响给定电路的最大速度。

为了满足更快的计算、更低的功耗、以及更小的电路等需求，一些设计使用非同步电路，其独立于时脉而处理和捕获数据。虽然电路的一部分可能具有他们自己的局部时脉，但是独立于局部时脉区域的部分之间可以交换数据。因此，全部时脉和相关联的时脉分配电路可被避免。虽然一些非同步的设计可能比其同步设计的对应物更复杂，但改进的性能和潜在的较低功耗可以证明此复杂设计的正当性。

发明内容

根据本揭露内容的多个实施方式，是提供一种具有设计测试元件的电路，包括：一数据输入，耦合到一扫描多工器和一路径选择多工器；一扫描输入，耦合到扫描多工器，其中扫描输入用于接收一扫描图案的一值；以及一扫描闩锁器，用于储存值并具有耦合到扫描多工器的一输入和耦合到路径选择多工器的一输出，其中：扫描多工器从数据输入和扫描输入组成的一群组中选择一第一信号，并且提供第一信号给扫描闩锁器的输入；以及路径选择多工器从数据输入和扫描闩锁器的输出组成的群组中选择一第二信号，并且提供第二信号给电路的一数据输出。

附图说明

当结合附图阅读时，从以下详细描述中可以更好地理解本揭示内容的各个方面。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。

图1为根据本揭示内容的各方面的电路元件的示意图；

图2为根据本揭示内容的各方面的非同步可扫描元件的示意图；

图3为根据本揭示内容的各方面的非同步电路的示意图；

图4为根据本揭示内容的各方面的执行扫描测试的方法的流程图；

图5为根据本揭示内容的各方面的用于检测卡住故障的扫描图案生成方法的流程图；

图6A为根据本揭示内容的各方面的用于检测第一类型的卡住故障的可扫描元件的模型的电路图；

图6B为根据本揭示内容的各方面的用于检测第二类型的卡住故障的可扫描元件的模型的电路图；

图7为根据本揭示内容的各方面的用于检测慢转移故障的扫描图案生成方法的流程图；

图8A为根据本揭示内容的各方面的用于检测第一类型的慢转移故障的可扫描元件的模型的电路图；

图8B为根据本揭示内容的各方面的用于检测第二类型的慢转移故障的可扫描元件的模型的电路图；

图9为根据本揭示内容的各方面的测试环境的方块图。