[发明专利]一种OpenGL新建显示列表电路

说明书

技术领域

本发明属于计算机图形领域，涉及一种对OpenGL的新建显示列表命令数据存储电路的实现。

背景技术

在计算机图形领域中，显示列表是为了解决不必要的重复渲染问题，从命令缓冲区中取出一块预先计算好的数据，它们负责执行一些重复性的任务，例如绘制圆环面，这块数据以后可以随时复制回命令缓冲区，从而节省创建这块数据所需的大量函数调用和编译开销。在新建显示列表时，因为预译码单元处理图形命令是顺序执行，只能一条一条进行，为了避免对DDR总线进行频繁的读访问，在预译码和DDR访问仲裁之间增加了这个新建显示列表电路。

发明内容

本发明的目的是：

本发明提供一种OpenGL新建显示列表电路，用于将列表命令数据写入到DDR中的电路，从而实现新建列表这一操作过程。

本发明的技术解决方案是：

一种OpenGL新建显示列表电路，包括：预译码写接口1、写数据拼接2、写缓冲FIFO3、AXI逻辑接口4；

预译码写接口1，对于预译码单元5发送的新建列表使能信号进行检测，当检测到新建列表使能信号有效时，设置OpenGL新建显示列表电路中新建列表状态有效；从预译码单元5获取新建列表在DDR6中的列表数据以及字使能信息，将列表数据以及字使能信息发送给写数据拼接2；

写数据拼接2，将接收到的列表数据以及字使能信息组装为264b的FIFO写数据，当264b数据组装完毕或者预译码单元5译码到结束列表的命令，则将组装的数据写入到写缓冲FIFO3；

写缓冲FIFO3，在新建列表状态有效时，若pfull指示信号有效或者预译码单元5译码到结束列表的命令，则将写缓冲FIFO3中的缓冲数据发送给AXI逻辑接口4；

AXI逻辑接口4，将来自写缓冲FIFO3的缓冲数据按照AXI标准接口写入到DDR6中。

写缓冲FIFO3的FIFO深度为32b，数据宽度为264b，pfull的大小设置为16；数据的高8b作为低256b的字使能。

AXI逻辑接口4将组装的数据写入DDR6中的过程包括：

首先AXI逻辑接口向DDR6发送1b的写地址有效信号、4b的写通道ID、30b的写地址信息、4b的写burst长度，等待收到DDR6回复的1b写通道就绪信号响应后，即可发起一个burst长度的数据传输，将1b的写有效信号、8b的写数据字使能、256b的列表数据以及1b的写末尾信号发送给DDR6，DDR6接收后回复1b的写就绪信号，完成一次传输。

写地址信息产生的方法如下：首个读地址由“基地址”+“预译码单元发送的地址偏移”产生，其后的地址根据上一次写入DDR6的burst长度进行更新。

写burst长度的产生方式如下：如果是pfull发起的写DDR请求，则burst长度为4'b1111；如果发送到显示列表的末尾，则burst长度为写缓冲FIFO3中余下的数据个数。

将接收到的128b数据以及对应的4b字使能组装为264b的FIFO写数据的方法如下：当收到的nlist_wr_wden有效时，将其依次放在wr_data_tmp的空字段上，并同时设置相应的wr_data_wden为1；当8个字的使能全为1，或者当前命令为列表中的最后一条命令时，将字使能和数据一同写入写缓冲FIFO3。

本发明的优点是：本发明提供了一种用于DDR写数据及缓冲的电路实现，用于实现预译码单元快速高效的将显示列表数据写入到DDR中。

附图说明

图1为本发明的方法模块图。

图2为本发明写数据拼接的示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实例，对本发明作进一步详细说明。应当理解，此处所描述的具体实例仅仅用以解释本发明，并不用于限定本发明。

一种OpenGL新建显示列表电路，包括：预译码写接口1、写数据拼接2、写缓冲FIFO3、AXI逻辑接口4；

预译码写接口1，对于预译码单元5发送的新建列表使能信号进行检测，当检测到新建列表使能信号有效时，设置OpenGL新建显示列表电路中新建列表状态有效；从预译码单元5获取新建列表在DDR6中的列表数据以及字使能信息，将列表数据以及字使能信息发送给写数据拼接2；

写数据拼接2，将接收到的列表数据以及字使能信息组装为264b的FIFO写数据，当264b数据组装完毕或者预译码单元5译码到结束列表的命令，则将组装的数据写入到写缓冲FIFO3；