[发明专利]一种嵌入式设备的自适应数据恢复与更新方法及装置

权利要求书

1.一种嵌入式设备的自适应数据恢复与更新装置，其特征在于，包括：存储单元1、存储单元2、仲裁单元、状态响应单元、处理单元、通信单元、外部通信接口；

所述的存储单元1和存储单元2用于各种数据的存储；

处理单元用于产生存储单元读取信号给仲裁单元；

仲裁单元用于检测由处理单元产生的读取信号，产生存储数据状态读取信号给状态响应单元；

状态响应单元用于检测存储数据状态读取信号，产生状态信息流给仲裁单元，并同时进行状态响应；所述进行状态响应包括：状态响应单元记录两个存储单元最新的状态信息；

仲裁单元检测到状态信息流后进行仲裁，在存储单元1与存储单元2中决定一个执行存储单元，并进行总线切换，建立处理单元与存储单元间的连接，并发送读信号给执行存储单元；

存储单元检测到读信号后，产生数据加载信号；

处理单元检测到数据加载信号后，从执行存储单元中加载数据并进行数据处理，在数据处理的过程中产生数据执行信号给仲裁单元；

仲裁单元检测到数据执行信号后，根据仲裁规则判断当前执行存储单元中的数据是否正常，并产生仲裁信号给状态响应单元，同时根据仲裁结果决定是否要产生复位信号给处理单元并且将总线选择切换到另一个存储单元；

状态响应单元检测到仲裁信号后会将仲裁结果进行存储同时进行状态响应；

处理单元检测到复位信号后，设备会复位，然后处理单元会加载另一个存储单元中的数据；

在设备运行过程中，通信单元若通过外部通信接口检测到更新数据流，会产生数据更新信号给处理单元；

处理单元检测到数据更新信号后会接收更新数据，并产生存储单元写信号给仲裁单元；

仲裁单元检测到存储单元写信号后会产生仲裁信号给状态响应单元，同时切换总线建立处理单元与非执行存储单元的连接，并且产生写信号给非执行存储单元；

非执行存储单元检测到写信号后产生数据写入信号给处理单元；

处理单元检测到数据写入信号后将通信单元中接收的远程更新数据写入非执行存储单元。

2.根据权利要求1所述的装置，其特征在于：所述的状态响应 单元通过MCU与NVRAM、EEPROM、LED、蜂鸣器或者显示屏相互之间的配合实现。

3.根据权利要求1所述的装置，其特征在于：所述的存储单元包括NOR FLASH或者NVRAM或者NAND FLASH或者EEPROM。

4.根据权利要求1所述的装置，其特征在于：所述的仲裁单元包括FPGA或者CPLD。

5.根据权利要求1所述的装置，其特征在于：所述的处理单元采用MCU、ARM、PowerPC、FPGA、CPLD中一种或者几种与其它外接设备相互连接。

6.根据权利要求1所述的装置，其特征在于: 所述的通信单元采用以太网通信模块、GPRS通信模块、CDMA通信模块以及LTE通信模块。

7.一种嵌入式设备的自适应数据恢复与更新方法，其特征在于，包括如下步骤：

设备启动后，处理单元产生存储单元读取信号给仲裁单元；

仲裁单元检测到由处理单元产生的读取信号后，产生存储数据状态读取信号给状态响应单元；

状态响应单元检测到存储数据状态读取信号后，产生状态信息流给仲裁单元，并同时进行状态响应；所述进行状态响应包括：状态响应单元记录两个存储单元最新的状态信息；

仲裁单元检测到状态信息流后进行仲裁，在存储单元1与存储单元2中决定一个执行存储单元，并进行总线切换，建立处理单元与存储单元间的连接，并发送读信号给执行存储单元；

存储单元检测到读信号后，产生数据加载信号；

处理单元检测到数据加载信号后，从执行存储单元中加载数据并进行数据处理，在数据处理的过程中产生数据执行信号给仲裁单元；

仲裁单元检测到数据执行信号后，根据仲裁规则判断当前执行存储单元中的数据是否正常，并产生仲裁信号给状态响应单元，同时根据仲裁结果决定是否要产生复位信号给处理单元并且将总线选择切换到另一个存储单元；

状态响应单元检测到仲裁信号后会将仲裁结果进行存储同时进行状态响应；

处理单元检测到复位信号后，设备会复位，然后处理单元会加载另一个存储单元中的数据；

在设备运行过程中，通信单元若通过外部通信接口检测到更新数据流，会产生数据更新信号给处理单元；

处理单元检测到数据更新信号后会接收更新数据，并产生存储单元写信号给仲裁单元；

仲裁单元检测到存储单元写信号后会产生仲裁信号给状态响应单元，同时切换总线建立处理单元与非执行存储单元的连接，并且产生写信号给非执行存储单元；

非执行存储单元检测到写信号后产生数据写入信号给处理单元；

处理单元检测到数据写入信号后将通信单元中接收的远程更新数据写入非执行存储单元。