[发明专利]一种单板间并行总线的互联方法

说明书

技术领域

本发明是一种单板间并行总线的互联方法，涉及电路设计领域，尤其是通信设备上主控板与接口板之间的并行总线的互联方法。

背景技术

分布式系统通信设备上，一台设备上存在多个插卡槽位，槽位分为主控槽位、接口板槽位等，不同的槽位通过背板互相连接，整个系统由主控板来进行管理。主控板管理接口板，一般通过并行总线来实现。典型的系统架构主要由主控板、背板、接口板三个部分组成，主控板为一块，接口板多块。对于接口板的管理，主控板的CPU通过CPLD，产生并行总线，访问接口板上的CPLD，完成寄存器的访问，中断、复位信号的处理，以及转换成SMI，I2C接口对接口板芯片的访问操作等。并行总线信号，按照8位数据线，10位地址线，再加上控制信号，并行信号总线将多达二十几根，严重占用了背板连接器的管脚数量。

发明内容

针对现有技术存在的不足，本发明目的是提供一种单板间并行总线的互联方法，以解决上述背景技术中提出的问题。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种单板间并行总线的互联方法，包括主控板接口模块以及接口板接口模块，主控板接口模块与CPU的并行总线接口连接，与接口板接口模块通过背板连接，完成并行总线和Serdes总线之间的互相转换；

接口板接口模块和主控板接口模块通过背板连接，接收主控板送来的串行Serdes数据，并将其解析后，对接口板接口模块进行相应的操作，同时，也将接口板接口模块内部的控制，地址和数据信息，转换为串行SerDes数据，送给主控板接口模块。

进一步地，主控板接口模块包括：并行接口模块和SerDes接口模块；

并行接口模块，与CPU的并行总线连接，并行接口模块根据并行总线上的地址，数据和控制信号，生成地址位，数据位和控制位，并将其组成并行数据帧，同时，并行接口模块根据从SerDes接口模块接收到的并行数据帧，解析出对应的地址，数据和控制信息，通过并行总线，和CPU通信；

SerDes接口模块，与并行接口模块连接，用于将从所述并行接口模块接收到的并行数据帧转换成串行SerDes数据，通过SerDes总线发送给接口板，由于SerDes接口模块将不支持长距离电缆互连和拓扑的DC特性的并行信号，转换成AC特性的SerDes接口，从而可以支持长距离高速PCB走线和拓扑，实现了板间的高速互连，同时接收SerDes总线送来的串行SerDes数据，将其转换成并行数据帧，送给并行接口模块。

进一步地，接口板接口模块包含并行数据处理模块和SerDes接口模块；

SerDes接口模块，连接SerDes总线，接收串行SerDes数据，并将SerDes数据转换为并行数据帧，SerDes接口模块，还从接收到的SerDes数据中，恢复出时钟CLK，供FPGA使用，同时接收并行数据处理模块发送的并行数据帧，将其转换成串行SerDes数据后发送给SerDes总线；

并行数据处理模块，将SerDes接口模块转换出的并行数据帧，解析成命令，地址和数据信息，并根据不同的地址和命令信息，操作FPGA内部寄存器，完成对接口板的配置以及对接口板状态读取；经过SMI接口模块和I2C接口模块，提供SMI和I2C总线，完成对接口板芯片的访问功能，同时，也将FPGA内部的控制，地址和数据信息，组成并行数据帧，送给SerDes接口模块。

本发明的有益效果：本发明的一种单板间并行总线的互联方法，主控板接口模块以及接口板接口模块之间的互联采用SerDes串行总线的方式，节省了信号管脚。通过合理的数据格式的定义，主控板与接口板之间的SerDes串行总线不仅仅可以用来传递并行总线信号，还可以用来传递其它控制信号，比如中断信号等，进一步减少主控板和接口板互联的信号管脚。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明一种单板间并行总线的互联方法的系统框图；

图2为本发明一种单板间并行总线的互联方法的主控板接口模块功能框图；

图3为本发明一种单板间并行总线的互联方法的并行数据帧格式图；

图4为本发明一种单板间并行总线的互联方法的接口板接口模块功能框图；

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。