[发明专利]高性能互连链路层有效
申请号: | 201711267378.8 | 申请日: | 2013-03-28 |
公开(公告)号: | CN107968756B | 公开(公告)日: | 2021-10-01 |
发明(设计)人: | J·威利;R·G·布兰肯希普;J·C·斯旺森;R·J·沙弗拉内克 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H04L12/933 | 分类号: | H04L12/933;G06F12/0813;G06F12/0815;G06F13/22;G06F13/40;G06F13/42;H04L12/741 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘瑜;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 性能 互连 链路层 | ||
1.一种装置,包括:
主机处理器,其包括:
物理层逻辑单元;以及
链路层逻辑单元,其中,所述链路层逻辑单元用于:
生成包括多个时隙的微片,其中,所述时隙中的一个或多个时隙被编码有返回信用响应,所述多个时隙中的至少一个其他时隙被编码为空时隙,所述微片根据一种格式使得多个事务报头能够被包含在所述微片中,并且所述微片包括大网络分组的一部分;以及
发射机,其用于在链路上向另一设备发送所述微片。
2.根据权利要求1所述的装置,其中,所述时隙中的单个时隙被编码有所述返回信用响应。
3.根据权利要求1所述的装置,其中,所述另一设备包括另一主机处理器设备。
4.根据权利要求1所述的装置,其中,所述链路支持多个通道宽度。
5.根据权利要求4所述的装置,其中,所述多个通道宽度包括至少8个通道的通道宽度。
6.根据权利要求1所述的装置,其中,所述微片包括至少192位。
7.根据权利要求1所述的装置,其中,所述物理层包括电传输介质。
8.根据权利要求1所述的装置,其中,所述物理层包括光传输介质。
9.一种装置,包括:
主机处理器,其包括:
接收机,其用于通过链路从另一设备接收微片,其中,所述微片包括多个时隙,所述时隙中的一个或多个时隙被编码有返回信用响应,所述多个时隙中的至少一个其他时隙被编码为空时隙,所述微片根据一种格式使得多个事务报头能够被包含在所述微片中,并且所述微片包括大网络分组的一部分;
包括物理层逻辑单元和链路层逻辑单元的协议栈,其中,所述链路层逻辑单元用于基于所述返回信用响应而向信用池返回一定数量的信用。
10.根据权利要求9所述的装置,其中,所述信用池对应于所述链路的虚拟信道。
11.根据权利要求9所述的装置,其中,所述时隙中的单个时隙被编码有所述返回信用响应。
12.根据权利要求9所述的装置,其中,所述另一设备包括另一主机处理器设备。
13.根据权利要求9所述的装置,其中,所述链路支持多个通道宽度。
14.根据权利要求13所述的装置,其中,所述多个通道宽度包括至少8个通道的通道宽度。
15.根据权利要求9所述的装置,其中,所述微片包括至少192位。
16.根据权利要求9所述的装置,其中,所述物理层包括电传输介质。
17.根据权利要求9所述的装置,其中,所述物理层包括光传输介质。
18.一种系统,包括:
第一主机处理器设备;
第二主机处理器设备,其使用链路连接到所述第一主机处理器设备,其中,所述第二主机处理器设备包括:
物理层逻辑单元;以及
链路层逻辑单元,其中,所述链路层逻辑单元用于:
生成包括多个时隙的微片,其中,所述时隙中的一个或多个时隙被编码有返回信用响应,所述多个时隙中的至少一个其他时隙被编码为空时隙,所述微片根据一种格式使得多个事务报头能够被包含在所述微片中,并且所述微片包括大网络分组的一部分;以及
发射机,其用于在链路上向另一设备发送所述微片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711267378.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:金属构件的焊接构造以及焊接方法
- 下一篇:手机壳