[发明专利]一种I3C总线控制接口电路

说明书

本发明涉及I3C集成电路技术领域，提供了一种I3C总线控制接口电路，包括主设备、从设备、I3C总线、接口模块、上拉电阻管理模块和上拉电阻模块。I3C总线进行地址操作时，主设备检测I3C总线的传输地址码，当检测到I3C总线的传输地址码符合预定规则时，对I3C的电平状态进行检测，根据电平状态通过配置接口模块的开关模式以控制接口模块与I3C总线进行连接或者断开，并根据传输地址码和电平状态通过控制上拉电阻管理模块的开关状态以导通或者断开I3C总线与上拉电阻模块之间的连接，以达到动态控制I3C总线与上拉电阻模块进行连接或者断开，动态化的调整I3C总线的上拉电阻的连接状态，从而降低上拉电阻的功率消耗，降低I3C总线电路的功耗的目的。

技术领域

本发明涉及I3C集成电路技术领域，尤其涉及一种I3C总线控制接口电路。

背景技术

IP核全称知识产权核(Intellectual Property Core)，是指某一方提供的芯片设计模块，设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列(FPGA)的逻辑设计，以缩短设计周期、提高设计质量与效率。

随着移动设备的飞速发展，I2C(Inter-Integrated Circuit)、SPI(SerialPeripheral Interface)等传感器设备的弊端渐渐显露出来，随之MIPI联盟提出了I3C标准规范，该规范吸收、联合并改进了I2C、SPI和UART(Universal Asynchronous Receiver/Transmitter)等接口方案，为广泛的应用提供了必要的便利性和系统级优势。I3C采用类似I2C的接口：开漏数据线(SDA)和推挽式时钟线(SCL)。然而I3C总线要实现线与功能，为保证电平信号的稳定性，需要在总线上接上拉电阻。该上拉电阻一直起作用会消耗额外的电流，导致I3C设备功耗增大，降低设备时序与性能。

综上所述，现有技术中存在无法在保证I3C电路现有性能的基础上降低其上拉电阻的功率消耗的问题。

发明内容

本发明的目的在于提供一种I3C总线控制接口电路，旨在解决现有技术所存在的无法在保证I3C电路现有性能的基础上降低其上拉电阻的功率消耗的问题。

本发明是这样实现的，一种I3C总线控制接口电路，包括主设备、至少一个从设备以及I3C总线，所述主设备与所述I3C总线连接，所述从设备连接在所述I3C总线上，该I3C总线控制接口电路还包括接口模块、上拉电阻管理模块和上拉电阻模块；

所述主设备连接所述接口模块的输入输出端以及控制端，所述接口模块的输出端与所述I3C总线连接；

所述上拉电阻管理模块的输入端以及控制端与所述主设备连接，所述上拉电阻管理模块的输出端与所述上拉电阻模块的第一端连接，所述上拉电阻模块的第二端与所述I3C总线连接；

所述I3C总线进行地址操作时，所述主设备检测所述I3C总线的传输地址码，当检测到所述I3C总线的传输地址码符合预定规则时，对所述I3C的电平状态进行检测，根据所述电平状态通过配置所述接口模块的开关模式以控制所述接口模块与所述I3C总线进行连接或者断开，并根据所述传输地址码和所述电平状态通过控制所述上拉电阻管理模块的开关状态以导通或者断开所述I3C总线与所述上拉电阻模块之间的连接。

当所述主设备检测到所述I3C总线的传输地址码的最高位为0时，对所述I3C总线的电平状态进行检测；

当所述主设备检测到所述I3C总线为高电平时，所述主设备将所述接口模块配置为关断模式以控制所述接口模块与所述I3C总线断开，所述主设备控制所述上拉电阻管理模块处于导通状态，以导通所述I3C总线与所述上拉电阻模块之间的连接；