[发明专利]利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法

说明书

一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，涉及电气线路板技术领域，所解决的是减少PCB板开发成本及开发时间的技术问题。该方法先采用仿真方法获取时钟信号及通讯数据的最大、最小飞行时长；并在控制器与DRAM通讯的读写周期，在时钟信号有效之后再延迟一段时间开始读取或发送通讯数据；再根据时钟信号及通讯数据的最大、最小飞行时长计算出DRAM通讯数据的最小建立时间、最小保持时间。本发明提供的方法，适用于PCB板的开发。

技术领域

本发明涉及电学领域，尤其涉及动态随机存取存储技术，特别是涉及一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法。

背景技术

随着汽车行业的飞速发展，车载电气设备上的数据存储量越来越大，数据之间的通讯速度也越来越快。DRAM(动态随机存取存储器)由于读写速度快，存储容量大，寻址方便等因素被广泛应用。控制器和DRAM通讯时，在写周期，控制器开始发送数据会延迟于时钟的上升沿。DRAM能正常高速通讯的关键是数据在每个时钟周期均有足够的建立、保持时间。

现有技术中，对DRAM通讯数据的建立、保持时间的评估主要采用以下两种方法：

1)实测，这是一种传统的评估方法，该方法基于PCB的物理特性所做的测量，需要成品的PCB及相关物料，该方法准确率较高，但在测试结果出现问题的时候，需要重新改板、制作、测量，这会增加项目的开发成本及开发时间。

2)仿真，在PCB制板之前对DRAM通讯数据进行仿真可以较好的预防潜在的布局布线问题，但现有的仿真方法所仿真出的DRAM通讯信号的建立时间、保持时间都是在特定设置下的固定值，这个固定值会随着设置的不同而不同，可移植性不强。而不正确的DRAM通讯信号的建立时间、保持时间。则会导致DRAM在高密度的PCB上布局布线失败。

发明内容

本发明的目的在于提供一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，所述的这种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法要解决现有技术中利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法可移植性不强的技术问题。

本发明的这种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；

Ts＝T1-Tdf_max+Tcf_min

Th＝T2-Tcf_max+Tdf_min。

进一步的，T1和T2的和是一个完整的时钟周期。

本发明提供的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，采用仿真方法获取时钟信号及通讯数据的飞行时长，再根据时钟信号及通讯数据的飞行时长，并结合通讯的时钟周期计算出DRAM通讯数据的最小建立时间及最小保持时间，具有求解方便的特点，而且可以屏蔽掉由于芯片、PCB的个体及阈值的差异带来的时间上的差异，能减少PCB板开发成本及开发时间。

附图说明

图1是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法的时钟、数据延时示意图；

图2是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，飞行时间的示意图；