[发明专利]一种基于可配置技术的定点运算加速单元

说明书

本发明公开了一种基于可配置技术的定点运算加速单元，包括：第一输入端口fifo1、第二输入端口fifo2、可配置寄存器组、控制运算逻辑模块、结果选择器和结果输出单元；可配置寄存器组中包括：配置寄存器和至少一个数据寄存器；控制运算逻辑模块包括：至少一个运算器和至少一个选择器；fifo1和fifo2分别用于接收外部输入数据；至少一个数据寄存器用于对数据进行存储；配置寄存器用于生成运算用的配置信息；控制运算逻辑模块用于根据配置信息控制执行相应的运算，得到运算结果；结果选择器用于选择对应的运算结果；结果输出单元用于将选择的运算结果输出。通过本发明在提高计算能效的同时保证了计算的灵活性。

技术领域

本发明属于可配置计算技术领域，尤其涉及一种基于可配置技术的定点运算加速单元。

背景技术

目前，ASIC(Application Specific Integrated Circuit，集成电路)、GPU(Graphics Processing Unit，图形处理器)、DSP(digital signal processor，数字信号处理器)和CPU(Central Processing Unit，中央处理器)等在微电子技术领域被广泛应用，完成各种计算相关的任务。

然而，现有技术存在诸多问题，以ASIC为例：ASIC一般都是专用的，通过牺牲编程能力换取更高的计算性能和能量效率，研发周期长、投入高、功能单一、无法扩展；随着微电子技术的发展，系统应用规模和复杂度急剧增加，多种标准和算法并存，专用ASIC难以满足不同应用场景的需求。又例如，GPU虽然具有很高的可编程性、灵活性高，但是却存在能效低的问题。如何在提高计算能效的同时保证计算的灵活性是本领域技术人员亟需解决的问题之一。

发明内容

本发明的技术解决问题：克服现有技术的不足，提供一种基于可配置技术的定点运算加速单元，提高了计算能效的同时保证计算的灵活性。

为了解决上述技术问题，本发明一种基于可配置技术的定点运算加速单元，包括：第一输入端口fifo1、第二输入端口fifo2、可配置寄存器组、控制运算逻辑模块、结果选择器和结果输出单元；

第一输入端口fifo1，用于接收外部输入的第一数据；

第二输入端口fifo2，用于接收外部输入的第二数据；

可配置寄存器组，根据外部配置信号，接收外部输入的第三数据并进行存储，同时接收外部的配置信息并进行存储，32位的配置信息的第0位到第6位配置6种运算功能；第7位配置第二运算数据是来自第二输入端口fifo2还是内部数据寄存器；第8位到第15位配置选择32个数据寄存器中的其中一个；第16位到第31位保留。

控制运算逻辑模块，用于读取可配置寄存器组存储的配置信息，根据配置信息生成控制信号，控制信号控制运算逻辑实现配置的功能，并可以选择第二数据的来源；控制信号控制结果选择器选择对应的运算功能的运算结果；控制信号使能结果输出单元的输出；在控制信号控制下，对第一数据、第二数据和第三数据中的一个或两个数据进行运算，得到运算结果，送至结果选择器；

结果选择器，根据控制信号从控制运算逻辑模块的运算结果中选择需要输出的运算结果，通过结果输出单元将运算结果输出。

可配置寄存器组，包括：配置寄存器和至少一个数据寄存器；控制运算逻辑模块，包括：至少一个运算器和至少一个选择器；根据控制信号，控制所述至少一个运算器和至少一个选择器，对第一数据、和/或第二数据进行运算，得到运算结果，送至结果选择器；

结果选择器，根据控制信号从控制运算逻辑模块的运算结果中选择需要输出的运算结果，通过结果输出单元将运算结果输出；

控制运算逻辑模块包括：至少一个运算器和至少一个选择器，运算器，包括：定点加法器、定点乘法器、定点除法器、左移位逻辑运算器、右移位逻辑运算器、第一触发器；