[发明专利]一种存储单元及其存储阵列结构、操作方法

说明书

本发明公开了一种存储单元及其存储阵列结构、操作方法，所述存储单元为一种NMOS型编程选择二极管熔断电阻存储单元，其等效为一个用作编程的二极管和熔丝电阻，通过本发明，可解决现有技术中EFUSE存储单元版图面积大的问题。

技术领域

本发明涉及一种存储单元及其存储阵列结构、操作方法，特别是涉及一种EFUSE存储单元及其存储阵列结构、操作方法。

背景技术

图1为现有技术EFUSE存储单元电路结构图。该电路结构由一个EFUSE熔丝电阻R1和一个沟道宽度大的编程驱动NMOS管NM1组成。在编程动作方面，当EFUSE熔丝进行编程动作时，EFUSE熔丝电阻R1阳极(Anode)端施加编程电压VFS，然后与行地址对应的字线WL为高电平时选中其中的某一行打开EFUSE编程驱动NMOS管NM1，通过热断裂(thermal rupture)或者电迁移(EM)现象改变EFUSE熔丝电阻R1的物理结构，由未被编程之前的低阻抗状态变成高阻抗状态，实现对EFUSE熔丝电阻R1的编程。

基于HL55LP工艺平台，采用传统技术，搭建了EFUSE存储单元电路结构(即一个EFUSE熔丝电阻和一个NMOS编程选择驱动管)，其中NMOS管子采用N12_LP管子，管子尺寸宽长比为W/L＝70u/60n，EFUSE存储单元版图如图2所示，版图面积为20.92um×1.54um＝32.22um²。利用现有技术的存储单元结构，搭建存储阵列的具体实施方式，如图3所示。

(1)当该存储阵列进行编程动作时，行地址译码电路(WL driver)通过行地址译码后，字线WLi(i＝0,1,……,m)信号至高电平选中其中的某一行打开编程驱动NMOS管NMi,j，同时列译码编程选择电路(BL Programming Select)电路通过译码后编程列选择信号线SLj(j＝0,1,……,n)输出低电平打开列选电路PMOS管PMj，通过编程电压VPGM(VFS)产生的大电流，利用电迁移或热断裂机理，改变EFUSE熔丝电阻Ri,j的物理结构，由未被编程的的低阻抗状态变成高阻抗状态，实现对EFUSE熔丝的编程。

(2)当该存储阵列进行读操作状态时，列译码编程选择电路(BL ProgrammingSelect)之输出编程列选择信号SL0、SL1、……、SLn全部输出高电平从而关闭列选电路PMOS管PM0、PM1、……、PMn。在EFUSE存储阵列中，选中行的字线WLi信号通过地址译码变为高电平，打开编程驱动NMOS管NMi，在EFUSE熔丝电阻已被编程的条件下，读取端点位线BLj会出现高阻抗状态，而在熔丝电阻没有被编程的条件下，读取端点位线BLj上的电压值会等于参考接地电压GND，列译码电路选中对应列并将对应行i(i＝0,1,……,m)和对应列j(j＝0,1,……,n)的读取端点位线BLj电压传输至读出放大器。

由于在现有技术中对EFUSE存储单元电路结构进行编程操作时往往需要提供大的编程电流(6mA-10mA)才能将EFUSE熔丝结构熔断，这就需要一个相对比较大的编程驱动管(NMOS管NM1)，从而也就造成了存储单元版图面积大的缺点。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种存储单元及其存储阵列结构、操作方法，以用DNW(Deep N-well)里面构建小尺寸NMOS管的P-Well中的p⁺diffusion和小尺寸NMOS管的源极的n⁺diffusion寄生形成的NMOS型编程选择二极管取代现有技术中大尺寸的NMOS编程选择驱动管，用于解决现有技术中EFUSE存储单元版图面积大的问题。

为达上述及其它目的，本发明提出一种存储单元，所述存储单元为一种NMOS型编程选择二极管熔断电阻存储单元，其等效为一个用作编程的二极管和EFUSE熔丝电阻。