[发明专利]小样品的去层方法

说明书

本发明公开了一种小样品的去层方法，包括如下步骤：步骤1、制作一底座芯片；步骤2、根据研磨样品尺寸、形状制作RIE的阻挡层；步骤3、将阻挡层根据研磨样品尺寸、形状粘结在所述底座芯片上；步骤4、在步骤3已经制成的产品上制作能嵌入研磨样品的模具；步骤5、加热去除阻挡层；步骤6、将研磨样品嵌入模具中；步骤7、手动研磨样品正面至目标位置。本发明能够快速、均匀的去除层次，停留在待分析的区域。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种集成电路失效分析中小样品的去层方法。

背景技术

随着半导体行业的不断发展，技术的不断改良，芯片尺寸在不断缩减，对于失效分析的难度越来越大。研磨去层次是失效分析工作的基础也是重点，样品研磨去层的效果直接影响失效分析工作的质量。失效分析过程中，当要对特定点或特定结构进行分析时，往往需要去层次到特定位置，且需要表面均匀平整。手动研磨制样是目前最常用的去层次手段，其特点在于操作简单，且制样速度较快。但是样品尺寸越小研磨时梯度越大，难度越大。对于小样品，例如有些样品的尺寸长宽小于3mm*3mm(“*”表示乘号)，由于样品尺寸很小，在手动研磨过程中，不易把样品控制在研磨盘上，并且只能保持样品沿着一个方向研磨，从而导致研磨不均匀。传统手动研磨成功率几乎为零。

另一方面，样品尺寸很小，手动研磨时手指很难控制样品，在研磨过程中样品经常会在研磨盘上翻转，甚至飞出研磨盘，大大降低了工作效率，一旦样品丢失可能会直接导致制样失败。

发明内容

本发明要解决的技术问题是提供一种小样品的去层方法，能够快速、均匀的去除层次，停留在待分析的区域。

为解决上述技术问题，本发明的小样品的去层方法，包括如下步骤：

步骤1、制作一底座芯片；

步骤2、根据研磨样品尺寸、形状制作RIE(反应离子刻蚀)的阻挡层；

步骤3、将阻挡层根据研磨样品尺寸、形状粘结在所述底座芯片上；

步骤4、在步骤3已经制成的产品上制作能嵌入研磨样品的模具；

步骤5、加热去除阻挡层；

步骤6、将研磨样品嵌入模具中；

步骤7、手动研磨样品正面至目标位置。

采用本发明的方法进行小尺寸样品去层次，可以快速、均匀的去除层次，停留在待分析的区域，解决了小尺寸样品在去层过程中不易控制、研磨过程中样品翻转、样品研磨后均匀度差等问题，显著提高制样的成功率。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是底座芯片(俯视图)示意图；

图2是阻挡层粘贴在底座上示意图(俯视图)；

图3是阻挡层粘贴在底座上示意图(侧视图)；

图4是制作模具示意图(俯视图)；

图5是制作模具示意图(侧视图一)；

图6是制作模具示意图(侧视图二)；

图7是去除阻挡层(侧视图)；

图8是样品嵌入模具中(俯视图)；

图9是样品嵌入模具中(侧视图)；

图10是去层至目标层(侧视图)。

具体实施方式

下面是一具体实施例，详细说明所述小样品的去层方法实施过程，具体步骤如下：